Testowanie krawędziowe układów cyfrowych

• Autorzy: Skorupski A.

Warianty tytułu

EN

Boundary-Scan testing of digital circuits : basic description

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono jedną z nowoczesnych metod testowania ukladów cyfrowych, tzw. metodę testowania krawędziowego. Jest ona dobrym narzędziem do szybkiego i efektywnego testowania złożonych układów cyfrowych, np. zrealizowanych w strukturach FPGA. Przedstawiono także zbiór układów scalonych pozwalających na implementacje tej metody. O popularności jej świadczy fakt, że została ujęta w normę o nazwie IEEE 1149.

EN

The main aim of this paper is to present the some kind of debugging and testing of digital circuits. Boundary-Scan method and IEEE 1149.1 standard is considered. This method gives to designer the effective tool for rapid debugging and testing. The answer how implement this method gives a brief overview of SCOPE IC series.

Słowa kluczowe

PL

testowanie krawędziowe; łącze JTAG; analiza sygnatur

EN

boundary scan; JTAG; signature analyzer

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2004
• Tom: Vol. 45, nr 11
• Strony: 40--45
• Opis fizyczny: Bibliogr. 3 poz.

Twórcy

autor

Skorupski A.

• Politechnika Warszawska, Instytut Informatyki

Bibliografia

• 1. Young J.: JTAG/IEEE 1149.1 Design Consideration, SCTA 029.
• 2. Ley A. W.: A Look at Boundary Scan from a Designer’s Perspective. Proc, of Electronic Design Automation & Test Conf. Asia, Taipei 1994.
• 3. IEEE Std. 1149.1 Primer, SSYA002C.