Podstawy projektowania podręcznej pamięci danych typu cache dla prostego mikroprocesora RISC w języku Verilog

• Autorzy: Grabowski S. , Ciota Z. , Bakowski P.

Warianty tytułu

EN

Principles of Design process of data-cache memory for simple RISC microprocessor in Verilog HDL

• Konferencja: International Conference of Mixed Design of Circuits and Systems - MIXDES 2003
• Języki publikacji: PL

Abstrakty

PL

Artykuł stanowi wprowadzenie do projektowania pamięci podręcznej cache pierwszego poziomu. Czytelnik powinien tu znaleźć niezbędną wiedzę przed rozpoczęciem etapu projektowania. Krótko przedstawiono prosty przykład zaprojektowanej pamięci cache. Do opisu tego projektu został wykorzystany język Verilog, ze względu na wiele swych zalet.

EN

The introduction to designing of the first Ievel data-cache memory is presented in this paper. At the end of the paper a brief example of a data-cache design is introduced. The reader can also get knowledge, wchich may be found very useful during first attempts to design cache memories. Verilog HDL was selected as a programming and designing tool because of its simplicity and many virtues.

Słowa kluczowe

PL

podręczna pamięć cache; mikroprocesor RISC; Verilog

EN

data - cache memory; RISC microprocessor; Verilog

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2004
• Tom: Vol. 45, nr 11
• Strony: 34--37
• Opis fizyczny: Bibliogr. 3 poz.

Twórcy

autor

Grabowski S.

• Politechnika Łódzka, Katedra Mikroelektroniki i Technik Informatycznych

autor

Ciota Z.

• Politechnika Łódzka, Katedra Mikroelektroniki i Technik Informatycznych

autor

Bakowski P.

• Politechnika w Nantes, Francja

Bibliografia

• 1. Douglas J. Smith: HDL Chip Design: A Practical Guide for Designing, Synthesizing and Simulating ASICs and FPGAs Using VHDL or Verilog. Doone Publications, 1997, pp. 3-7.
• 2. http://www.owlnet.rice.edU/~ comp425
• 3. Golze U.: VLSI Chip Design with the Hardware Description Language VERILOG: an Introduction Based on a Large RISC Processor Design. Springer-Verlag New York, Incorporated, 1996.