Procesory dynamiczne z programowaną przez użytkownika listą rozkazów implementowane w układach FPGA

• Autorzy: Wiatr K.

Warianty tytułu

EN

Processors with dynamic reconfigurable instructions list programmable by user implemented in FPGA structures

• Języki publikacji: PL

Abstrakty

PL

W niniejszym artykule przedstawiono koncepcję implementacji w strukturze programowalnej FPGA procesora z dynamicznie kształtowaną listą rozkazów. Układy programowalne FPGA swoją konfigurację mają zapisywaną w trakcie programowania w wewnętrznej pamięci statycznej RAM i dlatego można wielokrotnie zmieniać tę konfigurację. Pozwala to na dynamiczne kształtowanie konfiguracji tego układu. W szczególności możemy w takim układzie zaimplementować procesor ogólnego przeznaczenia, przy czym lista rozkazów takiego procesora może być każdorazowo kształtowana przez użytkownika. Opracowano środowisko do automatycznego projektowania takich procesorów z wykorzystaniem języka opisu sprzętu VHDL. W artykule podano także przykładową implementację wybranej listy rozkazów.

EN

Paper presents processor with dynamic reconfigurable instructions list implemented in programmable structure FPGA. FPGA chips configurations remember in the internal static RAM and therefore these configurations we can change much time. This propriety permits dynamic reconfiguration these chips. In particular in FPGA chips we can implemented general-purpose processor and instructions list in every time maybe configure for user or by user. Author's group made automated tools for design these processors used hardware design language VHDL. Paper presents example of processors with implementation selected instructions list.

Słowa kluczowe

PL

architektury dedykowane; architektury elementów obliczeniowych; procesory specjalizowane; programowalne układy logiczne

EN

dedicated architectures; computing elements architecture; specialized processors; programmable logic device

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2003
• Tom: Vol. 49, z. 2
• Strony: 177--197
• Opis fizyczny: Bibliogr. 22 poz.

Twórcy

autor

Wiatr K.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, 30-059 Kraków, al. Mickiewicza 30

Bibliografia

• 1. P. Ashar, S. Devadas, A. R. Newton: Sequential Logic Synthesis. Dordrecht. Kluwer Academic Publisher, 1992.
• 2. S. D. Brown, R. J. Francis, J. Rose, Z. G. Vranesic: Field-Programmable Gate Arrays. Dordrecht. Kluwer Academic Publisher, 1992.
• 3. R. K. Brayton, G. D. Hachtel, C. T. Mc Mullen, A. L. Sangiovanni - Vincentelli: Logic minimization algorithms for VLSI synthesis. Boston, Kluwer Academic Publisher, 1984.
• 4. M. Bolton: Digital systems design with programmable logic. Addison-Wesley Publishing Company, 1990.
• 5. J. Carter: Digital Designing with Programmable Logic Devices. New Jersey, Prentice Hall, 1997.
• 6. S. Devadas, A. Ghosh, K. Keutzer: Logic Synthesis. New York, McGraw-Hill, 1994.
• 7. G. De Micheli: Synthesis and Optimization of Digital Circuits. New York, McGraw-Hill, 1994.
• 8. P. Kalinowski, B. Grodny: Procesory z dynamicznie kształtowaną listą rozkazów implementowane w układach FPGA. Praca dyplomowa, Kraków, AGH, 2000.
• 9. Y. T. Lai, K. R. R. Pan, M. Pedram: FPGA synthesis using Junction decomposition. In Proceeding of the IEEE International Conference on Computer Design, pp. 30-35, Cambridge, 1994.
• 10. T. Łuba, K. Jasiński, B. Zbierzchowski: Specjalizowane układy cyfrowe w strukturach PLD i FPGA. Warszawa, WKiŁ, 1997.
• 11. E. Mandado, J. Marcos, A. Perez Serafin: Programmable Logic Devices and Logic Controllers. Prentice Hall, 1996.
• 12. J. Pasierbiński, P. Zbysiński: Układy programowalne. Warszawa, WKiŁ, 2001.
• 13. J. Rose, A. El Gamal, A. Sangiovanni - Vincentelli: Architectures of field programnwble gate arrays. Proc. IEEE 81, 7, pp. 1013-1029, 1993.
• 14. Z. Salcic, A. Smailagic: Digilal Systems Design and Prototyping Using Field Programmable Logic. Boston, Kluwer Academic Publisher, 1997.
• 15. K. Skahill: Język VHDL. Projektowanie programowalnych układów logicznych. Warszawa, WNT, 2001.
• 16. T. Sosao: Logic Synthesis and Optimization. Norwell MA, Kluwer Academic Publisher, 1993.
• 17. S. M. Trimberger: Field- Programmable Gate Array Technology. Norwell MA, Kluwer Academic Publisher, 1994.
• 18. K. Wiatr: Analiza parametrów czasowych architektury potokowej specjalizawanych procesorów przętowych. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 44, z. 3, Warszawa, 1998, ss. 87-108.
• 19. K. Wiatr: Architektura MISD procesorów specjalizowanych w systenwch wizyjnych czasu rzeczywistego na tle aktualnych prac badawczych. Kwartalnik Elektronik.i i Telekomunikacji PAN, t. 45, z. 2, Warszawa 1999, ss. 251-277.
• 20. K. Wiatr: Dedicated System Archirecture for a Real-Time Video Data Pre-Processing used Specialised Hardware Processors Implemented in FPGA Structures. Proc. of the IEEE International Workshop on Intelligent Signal Processing, Budapest 1999, pp. 294-299.
• 21. W. Wrona: VHDL - język opisu i projektowania układów cyfrowych. Wyd. Pracowni komputerowej Jacka Skalmierskiego, Gliwice, 1998.
• 22. Xilinx: The Programmable Logic Data Book. San Jose CA, Xilinx Inc., 2001.