Wieloprocesorowa architektura procesorów sygnałowych dla potrzeb przetwarzania obrazów w czasie rzeczywistym

• Autorzy: Wiatr K.

Warianty tytułu

EN

Multiprocessor architecture of digital signal processor for real-time image processing

• Języki publikacji: PL

Abstrakty

PL

Przedmiotem prac badawczych autora są systemy wizyjne przeznaczone dla potrzeb systemów czasu rzeczywistego, w których wymagana jest bardzo szybka realizacja złożonych algorytmów przetwarzania. Ponieważ autor dysponuje wysoko wydajną architekturą potokową specjalizowanych procesorów sprzętowych do wstępnego przetwarzania obrazów, w sferze referowanych badań skupiono się na realizacji zadań średniego i wysokiego poziomu przetwarzania obrazów. W szczególności podjęto próbę ich implementacji w procesorach sygnałowych. Biorąc pod uwagę wcześniejsze doświadczenia autora w zakresie szybkiej realizacji zadań przetwarzania obrazu próbowano przyspieszyć pracę jednostek obliczeniowych (procesory sygnałowe) oraz transmisję danych wizyjnych pomiędzy nimi (architektura wieloprocesorowa). W wyniku tych prac opracowano moduł wieloprocesorowy zbudowany w oparciu o procesory sygnałowe DSP56001 firmy Motorola oraz zestaw krosownic 74ABT16863 służących do przełączania danych wizyjnych podlegających przetwarzaniu pomiędzy tymi procesorami. Pełne wykorzystanie mocy obliczeniowej procesorów, szczególnie w systemach gdzie zainstalowano ich większą liczbę, związane jest z jednej strony z maksymalnym dostosowaniem architektury ich połączeń do potrzeb realizowanego zadania obliczeniowego, z drugiej zaś z zastosowaniem odpowiednich trybów i protokołów transmisji. W szczególności podjęto próbę ich implementacji w opracowanej architekturze wieloprocesorowej procesorów sygnałowych.

EN

Author made vision systems with high-speed algorithm realization for real-time systems. Author has dedicated pipelined architecture of specialized hardware processors for image preprocessing and therefore in this work author concentrated on the middle and high level image processing. In particular author's group implemented these levels algorithms in the DSP processors -- design and made multiprocessor unit used Motorola signal processors DSP56001 and Texas Instruments crossbar switch 74ABT16863 for connections image data between these processors. Paper presents detailed architecture of this multiprocessor unit and image data transfer protocols implemented in this system.

Słowa kluczowe

PL

systemy czasu rzeczywistego; przetwarzanie obrazów; architektury systemów wieloprocesorowych

EN

real-time systems; image processing; multiprocessor system architecture

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2003
• Tom: Vol. 49, z. 2
• Strony: 135--162
• Opis fizyczny: Bibliogr. 28 poz.

Twórcy

autor

Wiatr K.

• Elektroniki Akademia Górniczo-Hutnicza w Krakowie, 30-059 Kraków, al. Mickiewicza 30

Bibliografia

• 1. AMD: MACH111SP Data Sheet. AMD Inc., 1996
• 2. AMD: MACHXL 2.0 Software User's Guide. AMD Inc., 1994
• 3. AMD: Mach 1, 2, 3 and 4 Family Data Book. AMD Inc., 1995
• 4. P. Bazarnik, K. Gąsiorowski: Wysokosprawny moduł cyfrowego przetwarzania sygnału na procesorach DSP56000 współpracujący z magistralą VME i systemem operacyjnym OS-9. Praca dyplomowa, Kraków, AGH, 1997
• 5. B. S. Chalk: Organizacja i architektura komputerów. Warszawa, WNT, 1998
• 6. R. Duncan: ·A Survey of Parallel Computer Architectures. Computer, Vol. 23, No. 2, February 1990, pp. 5-16
• 7. S. Kozielski, Z. Szczerbiński: Komputery równoległe, Warszawa, WNT, 1994
• 8. B. Marzec: Wprowadzenie do standardu magistrali VMEbus, Warszawa, WNT, 1994
• 9. MICRON: MT43C4257/8 Data Sheet. Micron Technology, 1992
• 1O. MOTOROLA: DSP56000 24-Bit Digital Signal Processor Family Manual. Motorola Inc., 1994
• 11. MOTOROLA: DSP56001 24-Bit Digital Signal Processor User's Manual. Motorola Inc., 1994.
• 12. MOTOROLA: DSP56001 Advanced Information Data Sheet. Motorola Inc., 1988.
• 13. W. Peterson: The VMEbus Handbook Second Edition, Scottsdale, VITA, 1991.
• 14. A. Skorupski: Podstawy budowy i działania komputerów. Warszawa, WKiŁ, 1997.
• 15. R. Tadeusiewicz: Systemy wizyjne robotów przemysłowych, Warszawa, WNT, 1992.
• 16. A. S. Tanenbaum: Rozproszone systemy operacyjne. Warszawa, PWN, 1997.
• 17. K. Wiatr: Pipelined Architecture of Reconfigurable Specialised Processors for a Real-Time Image Data Pre-Processing. Proc. of the IEEE International Conference on Signal Processing - ICSP-96, Beijing - China 1996, IEEE Press 1996, pp. 649-652.
• 18. K. Wiatr: Architektura specjalizowanych procesorów potokowych do obróbki wstępnej danych wizyjnych w czasie rzeczywistym. Kwartalnik Elektronika i Telekomunikacja PAN, t. 43, z. 1, Warszawa 1997, ss. 121-148.
• 19. K. Wiatr: Dedicated Hardware Processors for a Real-Time Image Data Pre-Processing Implemented in FPGA Structure. Proc. of the 9th International Conference on Image Analysis and Processing - ICIAP'97, Florence - Italy 1997, Berlin, Springer-Verlag 1997, vol. II, pp. 69-75.
• 20. K. Wiatr: Analiza parametrów czasowych architektury potokowej specjalizowanych procesorów sprzętowych. Kwartalnik Elektroniki i Telekomunikacji PAN, t. 44, z. 3, Warszawa 1998, ss. 87-108.
• 21. K. Wiatr: Pipelined Archirecture of Specialised Reconfigurable Processors in FPGA Strucrures for Real-Time Image Data Pre-Processing. IEEE Computer Society: Proceedings of the 24th EUROMICRO Conference - Digital Systems Design, Vasteras - Sweden 1998, pp. 131-138.
• 22. K. Wiatr: Architektura potokowa specjalizowanych procesorów sprzętowych do wstępnego przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. Kraków, Wydawnictwa AGH, 1998.
• 23. K. Wiatr: Dedicated System Architecture for Parallel Image Computation used Specialised Hardware Processors Implemented in FPGA Structures. International Journal of Parallel and Distributed Systems and Networks, Pittsburgh, 1998, pp. 161-168.
• 24. K. Wiatr, E. Jamro: Implementacja algorytmu konwolucji 2D w układach specjalizowanych VLSI oraz w procesorach ogólnego przeznaczenia i sygnałowych. Kwartalnik Elektroniki i Telekomunikacji PAN, 2000, z. 4, ss. 553-587.
• 25. XILINX: XC7300 CMOS CPLD Family. Xilinx Inc., 1996.
• 26. XTLLNX: XC73108 108-Macrocell CMOS CPLD Product Specification. Xilinx Inc. 1996.
• 27. XIUNX: VME Data Acquisition Interface and Control in a Xilinx: XC7000. Xilinx Inc. 1994.
• 28. M. Zargham: Computer Architecture. New Jersey, Prentice Hall 1996.