Badania eksperymentalne metod syntezy układów kombinacyjnych na PLD

• Autorzy: Klimowicz A.

Warianty tytułu

EN

The experiments with combinatorial logic synthesis methods on PLD

• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono dwa algorytmy syntezy układów kombinacyjnych na bazie PAL (Programmable Array Logic): z wykorzystaniem montażowego łączenia wyjść z użyciem sprzężeń zwrotnych układu programowalnego. W przeciwieństwie do tradycyjnych rozwiązań do zagadnienia syntezy logicznej na PLD, pokazane metody biorą pod uwagę specyficzne właściwości architektury uniwersalnych struktur PAL na wczesnym etapie projektowania, co pozwala zwiększyć efektywność procesu syntezy logicznej.

EN

In the paper a two methods of logic synthesis on the base of Programmable Array Logic (PAL) are presented: the method which uses PLD outputs joining by wired-OR method and the method which uses PLD feedbacks. Unlike the traditional approach to the logic synthesis on PLD, these methods take in account special internal resources and architectural features of PAL structures at the earliest stages of project design that allows increase the efficiency of logic synthesis.

Słowa kluczowe

PL

synteza logiczna; układy kombinacyjne; PLD; projektowanie układów cyfrowych

EN

logic sinthesis; combinatorial logic; PLD; digital systems design

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2004
• Tom: Vol. 45, nr 6
• Strony: 35--38
• Opis fizyczny: Bibliogr. 9 poz., tab.

Twórcy

autor

Klimowicz A.

• Politechnika Białostocka

Bibliografia

• 1. Brayton R.K., McMullen C.: Decomposition and factorization of Boolean expressions. In The Proc. of the Int. Symposium on Circuits and Systems (ISCAS-82), April 1982, p. 49-55.
• 2. Brayton R. K., Hachtel G., McMullen C., Sangiovanni-Vincentelli A.: Logic Minimization Algorithms for VLSI Synthesis. Kluwer Academic Publishers, Boston 1984.
• 3. Luba T.: Multi-Level Logic Synthesis Based on Decomposition. Microprocessors and Microsystems, 1994, vol. 18, a 8, p. 429-437.
• 4. Ciesielski M.J., Yang S.: PLADE: A two-stage PLA decomposition. IEEE Transactions on CAD, August 1992, vol. 11, no. 8, p. 943-954.
• 5. Devadas S., Newton R.: Exact algorithms for output encoding, state assignment and four-level Boolean minimization. IEEE Transactions on CAD, 1991, vol. 10, no 1, p. 13-27.
• 6. Klimowicz A., Sołowjew W.: Projektowanie kontrolerów typu kombinacyjnego na PLD z wykorzystaniem sprzężeń zwrotnych. Mat. XIV Krajowej Konferencji Automatyki, Zielona Góra, czerwiec 2002, vol. 2, p. 751-756.
• 7. Solovjev V., Bulatova I.: Synthesis of One-Stage Digital Circuits Based on Generic Array Logic. In Proc. of the 2nd International Workshop on Computer Science and Information Technologies (CSIT-2000), Ufa, 2000, vol. 1, p. 286-290.
• 8. Sołowjew W.: Projektowanie systemów cyfrowych na bazie programowalnych układów logicznych. Wyd. Hot Line - Telekom, Moskwa 2001.
• 9. Yang S.: Logic Synthesis and Optimization Benchmarks User Guide. Microelectronics Center of North Carolina, Research Triangle Park, NC, 1991.