PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Projektowanie i realizacja cyfrowych systemów zegarowych do sterowania filtrów FIR-S.C.

Identyfikatory
Warianty tytułu
EN
Design and realization of digital clock systems for control of FIR-SC filters
Języki publikacji
PL
Abstrakty
PL
Opisano systemy zegarowe do sterowania filtrów o skończonej odpowiedzi impulsowej z przełączanymi kondensatorami, tzw. filtrów FIR-SC, które są wykonywane jako monolityczne układy scalone, zwłaszcza w technologii CMOS. rezultaty badań zaprezentwano na przykładzie dwóch prototypów filtru kanałowego do stacji bazowej GSM. Pierwszy jest oparty na architekturze linii opóźniającej Gillinghama, natomiast drugi wykorzystuje strukturę linii opóźniającej typu even-odd. Rozważono zarówno tzw. zewnętrzne systemy zegarowe (tj. zrealizowane poza układem scalonym filtru z wykorzystaniem dodatkowego sprzętu), jak i systemy wewnętrzne (umieszczone wewnątrz układu scalonego zawierajęcego filtr).
EN
In this paper clock systems for control of finite impulse response switched - capacitor (FIR-SC) filters are presented. These filters are mostly implemented in CMOS technology as monolithic integrated circuits. The results of investigations are described with an example of two prototypes of channel filters for GSM base station. The first prototype is based on the Gillingham delay line architecture, while in the second a delay line with even-odd elements is used. Both the so-called external clock systems (those realized outside the filter integrated circuit with additional specialized hardware) and the internal clock systems (realized directly inside the filter integrated circuit) are investigated.
Rocznik
Strony
31--35
Opis fizyczny
Bibliogr. 15 poz., rys., wykr.
Twórcy
  • Politechnika Poznańska, Instytut Sterowania i Inżynierii Systemów
autor
  • Politechnika Poznańska, Instytut Sterowania i Inżynierii Systemów
autor
  • Politechnika Poznańska, Instytut Sterowania i Inżynierii Systemów
  • Politechnika Poznańska, Instytut Sterowania i Inżynierii Systemów
Bibliografia
  • 1. Dąbrowski A., Długosz R., Moszczyński M., Pawłowski P.: Design of the FIR GSM Channel Filterstructures in CMOS 0,8 (m technology. Internationai Conference on Signals and Electronic Systems, Wrocław-Świeradów Zdrój 2002.
  • 2. Dąbrowski A., Długosz R., Pawłowski P.: Design of hardware multiphase clock systems for SC FIR filters. IEEE Signal Processing, Poznań 2002.
  • 3. Dąbrowski A.: Multirate and multiphase switched -capacitors circuits. Chapman & Hall, London 1997.
  • 4. Dąbrowski A., Menzi U., Moschytz G.S.: Design of switchedcapacitor FIR filters with application to a low-power MFSK receiver. IEE Proceedings-G, vol. 139, no. 4, August 1992, pp. 450-466.
  • 5. Dąbrowski A., Menzi U., Moschytz G.S.: Offset-compensated switched-capacitor delay circuit that is insensitive to stray capacitanceandcapacitormismatch. Electron. Lett.,1989,25, (10), pp. 623-624.
  • 6. Dąbrowski A., Długosz R.: Comparison of SC FIR filter structures by simulation in the PSPICE program. Bulletin PAN, vol. 49, no. 1, 2001, pp. 59-79.
  • 7. Dąbrowski A., Długosz R.: Chip area estimation for SC FIR filter structures in CMOS technology. In Mixed Design of Integrated Circuits and Systems, Kluwer, Boston 1998, pp. 143-148.
  • 8. Dąbrowski A., Długosz R.: A conception for SC FIR Filter Structures Based on Higher Order Even-Odd Delay Elements. Internationai Conference on Signals and Electronic Systems, Wrocław-Świeradów Zdrój 2002.
  • 9. Abu-EI-Haija A.I., Al-lbrahim M.M.: A Digital Incremental Oscillator: Generation of Sinusoidal Waveforms in DPCM. IEEE Transactions on Aerospace and Electronic Systems, vol. AES-22 no. 5, September 1986, pp. 545-552.
  • 10. Atmel Corporation, 8-bit AVR Microcontroller with 1 K Byte In-System Programmable Flash AT90S1200, Atmel Corporation 2001.
  • 11. Atmel Corporation, AVR Instruction Set, Atmel Corporation 2001.
  • 12. Tl DSP Solutions-Selection Guide, Texas Instruments, 2002.
  • 13. TMS320C54x DSP: CPU and peripherals, 1, Texas Instruments,1996.
  • 14. TMS320C54x DSP Reference Set Volume 2: Mnemonic Instruction Set, Literature Number: SPRU172, Texas Instruments, October 1996.
  • 15. Hurst P.J.: Shifting the Frequency Response of Switched-Capacitor Filters by Nonuniform Sampling. IEEE Trans, on Circuits and Systems, vol. 38, no. 1, pp. 12-19, Jan. 1991.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA2-0008-0148
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.