Short-channel MOS transistor circuits: finding all the DC solutions and input-output characteristics

• Autorzy: Tadeusiewicz M. , Hałgas S.

Warianty tytułu

PL

Układy zawierające tranzystory MOS z krótkim kanałem: wyznaczanie wszystkich rozwiązań DC oraz charakterystyk typu wejście-wyjście

• Języki publikacji: EN

Abstrakty

EN

Circuits containing short-channel MOS transistors, having multiple DC solutions, are analyzed in this paper. The n-th power law model (Level 6, SPICE) of short-channel MOS transistors is investigated and some of its properties are proved. Two basic questions in the DC analysis and design of the circuits are considered. For the circuits with transistors represented by the n-th power law model, the earlier developed method exploiting the idea of contraction, division and elimination is extended, enabling us to find all the DC solutions. Next, each of the solutions is corrected in succession by means of a controlled SPICE simulation using more accurate BSIM 3v3 model. This two part algorithm for finding all the DC solutions is illustrated via a numerical example. The comparison with other alternative methods, tested on a set of representative circuits, shows that the proposed approach is much more effective, and enables us to analyze larger circuits than the other methods. Another question considered in the paper is how to determine effectively multi-valued input-output characteristics is the circuits containing short-channel MOS transistors. An approach for finding the characteristics is developed and illustrated using a numerical example.

PL

W pracy rozpatrywane są obwody, zawierające tranzystory MOS z krótkim kanałem, o wielu punktach równowagi (rozwiązaniach DC), np. przerzutniki, sieci neuronowe i układy logiczne. Analiza układów jest trudna i czasochłonna a niektóre fundamentalne problemy w tej dziedzinie pozostają nadal otwarte. Należy do nich obliczanie wszystkich rozwiązań DC oraz wyznaczanie wielowartościowych charakterystyk typu wejście-wyjście. Ta właśnie problematyka jest celem badań artykułu. Obliczaniu wszystkich rozwiązań DC poświęcono w ostatniej dekadzie wiele prac, a temat ten pozostaje stale obecny w światowej literaturze i na konferencjach międzynarodowych. Wynika to stąd, że stopień skomplikowania obliczeń, a zatem czas analizy, gwałtownie wzrasta w miarę powiększania rozmiarów obwodów (liczby tranzystorów). Mimo stosowania różnych uproszczeń, np. aproksymowania oryginalnych funkcji nieliniowych za pomocą funkcji odcinkowo - liniowych, nawet najbardziej efektywne metody pozwalają obliczać jedynie dość proste układy. W przypadku obwodów zawierających tranzystory MOS z krótkim kanałem, reprezentowanych za pomocą złożonych modeli o skomplikowanym opisie matematycznym, stopień trudności ulega istotnemu powiększeniu. Podstawowym modelem tranzystora MOS z krótkim kanałem, stosowanym w artykule jest "the n-th power law model", zaimplementowany w programie SPICE (level 6). Zbadano pewne właściwości tego modelu (rozdział 2, lematy 1 i 2) oraz użyto go do wstępnego wyznaczania wszystkich rozwiązań DC. W tym celu dokonano hybrydowego opisu obwodu (rozdział 3) oraz zastosowano metodę sukcesywnego zawężania, podziału i eliminacji, wcześniej używaną do obliczania obwodów o znacznie prostszym opisie matematycznym. Opracowano podstawy teoretyczne (rozdział 4, lematy 3 i 4) prowadzące do skutecznej procedury zawężania i eliminacji pewnych obszarów nie zawierających rozwiązań dostosowanej do rozpatrywanych obwodów. Na tej podstawie sformułowano algorytm, który przy założeniu, że utożsamia się rozwiązania (napięcia GS i DS tranzystorów MOS) różniące się mniej niż o 0.001 V, gwarantuje znalezienie wszystkich rozwiązań DC. W celu uściślenia tych rozwiązań przeprowadza się następnie, kolejno dla każdego z nich, kontrolowaną symulację za pomocą programu SPICE, z wykorzystaniem zaimplementowanego w nim (level 8) bardzo złożonego i dokładniejszego modelu BSIM 3v3. W powyższych symulacjach każdorazowo startuje się z obliczonego wcześniej wstępnego rozwiązania. Liczne eksperymenty numeryczne pokazały, że uzyskane za pomocą opracowanej metody rozwiązania wstępne są bardzo zbliżone do rozwiązań skorygowanych a czas potrzebny na uściślanie jest bardzo krótki i pomijalny w stosunku do czasu zasadniczej analizy. Należy dodać, że proces obliczeniowy musi zostać poprzedzony dokonaniem ekstrakcji parametrów "the n-th power law model" na podstawie charakterystyk modelu BSIM dla danej technologii (długości kanału). Zaproponowano dwuetapowy algorytm obejmujący wyznaczanie rozwiązań wstępnych przy wykorzystaniu "the n-th power law model" oraz uściślaniu tych rozwiązań za pomocą programu SPICE i zaimplementowanym w nim modelu BSIM przetestowano na licznym zbiorze praktycznych układów zawierających tranzystory MOS z krótkim kanałem oraz porównano z alternatywnymi metodami. Na tej podstawie stwierdzono, że jest on bardziej efektywny i pozwala skutecznie analizować układy o większych rozmiarach. W rozdziale 4 przytoczono przykład układu symulującego komórkę sieci neuronowej, złożonego z 14 tranzystorów MOS z kanałem 0.35um. Rozdział 5 dotyczy wyznaczania charakterystyk typu wejście-wyjście w obwodach, zawierających tranzystory MOS z krótkim kanałem, o wielu rozwiązaniach DC. Takie charakterystyki mogą być wielowartościowe a nawet wielogałęziowe. Można tu zastosować, krok po kroku, metodę wyznaczania wszystkich rozwiązań DC, omówioną w rozdziale 4. Wymaga to jednak wykonania setek złożonych analiz, co sprawia, że tego typu podejście jest zupełnie nieefektywne. W artykule zaproponowano metodę opartą na znanej z matematyki idei odpowiedniej zamiany zmiennych zależnych i niezależnych w punktach, w których wyznacznik macierzy Jacobiego staje się równy zeru. Metodę omówiono dla wielowartościowych charakterystyk jednogałęziowych. Można ją uogólnić na przypadek charakterystyk wielogałęziowych jeżeli znajdzie się wstępnie co najmniej jeden punkt leżący na każdej z gałęzi. W celu zilustrowania metody podano przykład wyznaczania charakterystyki wejście - wyjście przerzutnika Schmitta zbudowanego z 8 tranzystorów MOS z kanałem 0.35 um. Pokazano również, że symulator SPICE daje nieprawidłową charakterystykę z histerezą, pdczas gdy rzeczywista charakterystyka jest bardziej złożona i nie ma natury histerezowej.

Słowa kluczowe

EN

MOS transistors; short channel; DC solutions; input-output characteristics

PL

charakterystyki wejściowo-wyjściowe; rozwiązania stałoprądowe; tranzystor MOS

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2003
• Tom: Vol. 49, z. 4
• Strony: 515--538
• Opis fizyczny: Bibliogr. 39 poz.

Twórcy

autor

Tadeusiewicz M.

• Politechnika Łódzka, ul. Stefanowskiego 18/22, 90-924 Łódź, Polska

autor

Hałgas S.

• Politechnika Łódzka, ul. Stefanowskiego 18/22, 90-924 Łódź, Polska

Bibliografia

• 1. N. Takahashi, T. Nishi: Equilibrium points of mutually coupled symmetrical neural networks. Proc. ECCTD'93 1993, pp. 1059-1064.
• 2. L. O. Chua, R. L. P. Ying: Finding all solutions of piecewise-linear circuirs. Int. J. Cir. Theor. Appl., 1982: vol. 1O, pp. 201-229.
• 3. C. Güzelis, I. C. Göknar: Finding multiple solutions of piecewise - affine resistive circuits. Proc. ISCAS'88, Espoo'88, 1988, pp. 1229-1232.
• 4. Q. Huang, R. Liu: A simple algorithm of finding all solutions for piecewise-linear networks. IEEE Trans. Cir. Sys., 1989, mvol. 36, pp. 600-609.
• 5. T. Nishi: An efficient method to find all solutions of piecewise-linear resistive circuits. Proc. ISCAS'89, 1989, pp. 2052-2055.
• 6. K. Yamamura, M. Ochiai: An efficient algorithm for finding all solutions of piecewise-linear resistive circuits. IEEE Trans. Cir. Sys., 1992, vol. 39, pp. 213-22l.
• 7. S. Pastore, A. Premoli: Polyhedral elements: A new algorithm for capturing all the equilibrium points of piecewise-linear circuits. IEEE Trans. Cir. Syst., 1993, vol. 40, pp. 124-132.
• 8. S. Pastore, A. Premoli: Finding all DC solutions of nonlinear resistive circuits by exploring both polyhedral and rectangular circuits. IEE Proc.-Circuits Devices Syst., 1997, vol. 144, pp. 17-21.
• 9. L. Vandenberghe, B. L. Moor, J. Vandewalle: The generalised linear complememarity problem applied to the complete analysis of resisitive piecewise-linear circuits. IEEE Trans. Cir. Syst., 1989, vol. 36, pp. 1382- 1391.
• 10. K. Yamamura, M. Mishina: An algorithm for finding all solutions of piecewise-linear resistive circuits. Proc. ECCTD'95, 1995: pp. 123-126.
• 11. K. Yamamura, N. Sekiguchi: Finding all solutions of piecewise-linear resistive circuits containing sophisticated transistor models. IEICE Trans., 1995, vol. 78-A, pp. 117-122.
• 12. L. V. Kolev, Y. M. Mladenov: An interval method for finding all operating points of non-linear resistive circuits. Int. J. Cir. Theor. Appl., 1990, vol. 18, pp. 257-267.
• 13. M. Tadeusiewicz, K. Glowienka: A contraction algorithm for finding all the DC solutions of piecewise-linear circuits. J. Cir. Sys. Comp., 1994, vol. 4, pp. 319-336.
• 14. M. Tadeusiewicz, K. Glowienka: An algorithm for finding all operating points of electronic circuits containing inricate models of transisrors. Proc. ECCTD'95, 1995, pp. 127-130.
• 15. M. Tadeusiewicz: DC analysis of circuits with idealized diodes considering reverse bias breakdown phenomenon. IEEE Trans. Cir. Sys., 1997, vol 44, pp. 312-326.
• 16. M. Tadeusiewicz, S. Halgas: An effective algorithm for finding all rhe DC solutions of MOS transistor circuits represented by original polynominal nonlinearites. Proc. of ECCTD'99, 1999, pp. 467-470.
• 17. L. V. Kolev: A general interval method for global non-linear DC analysis. Proc. ECCTD'97, 1997, pp. 1460-1463.
• 18. L. V. Kolev: An efficient interval method for global analysis of non-linear resistive circuics. Int. J. Cir. Theor. Appl., 1998, vol. 26, pp. 81-92.
• 19. K. Yamamura: Interval solution of nonlinear equations using linear programming. Proc. Im. Symp. Cir. Syst., Hong Kong 1997, pp. 837-840.
• 20. K. Yamamura, T. Oshima: Finding all solutions of piecewise-linear resistive circuits using linear programming. IEEE Trans. Cir. Syst., 1998, vol. 45, pp. 434-445.
• 21. M. Tadeusiewicz, M. Jagocki, S. Halgas: Improvement of the sign test for finding all the DC solutions of piecewise-linear circuits. Int. J. Cir. Theor. Appl., 1998, vol. 26, pp. 531-538.
• 22. M. Tadeusiewicz, S. Halgas: Finding all the DC solutions of a certain class of piecewise-linear circuits. J. Cir. Syst. Signal Processing 1999, vol. 18, pp. 89-11O.
• 23. M. Tadeusiewicz, S. Halgas: An effective algorithm for finding all equlibrium states of circuits containing Gummel-Poon modeled transistors. Proc. 6th Int. Conf. Mixed Des. Int. Cir. Syst., MIXDES'99, 1999, pp. 163-166.
• 24. M. Tadeusiewicz, S. Halgas: An algorithm for finding all the DC solutions of short-channel MOS transistor circuits. 7-th IEEE International Conference on Electronics, Circuits and Systems, Jounieh, Lebanon 2000, Conference Proceedings, pp. 924-927.
• 25. M. Tadeusiewicz, S. Halgas: Finding all the DC solutions of MOS transistor circuits described by original nonlinear equations. Kwartalnik Elektroniki i Telekomunikacji, 46, z 3, 2000, pp.281-297.
• 26. M. Tadeusiewicz, S. Halgas: An improved algorithm for finding all the DC solutions of MOS transistor circuits. Kwartalnik Elektroniki i Telekomunikacji, 48, z 1, 2003, pp. 7-17.
• 27. T. Sakurai, A. R. Newton: A simple MOSFET model for circuit analysis. IEEE Trans. on Electron Dev., 1991 , vol. 38, pp. 887-891.
• 28. T. Sakurai, A. R. Newton: Delay analysis of series-connected MOSFET circuits. IEEE J. Solid-State Cir., 1991 vol. 26, pp. 122-131.
• 29. L. O. Chua: Introduction to nonlinear network theory. McGraw-Hill, 1969.
• 30. M. J. Ogorzałek: Multivalued characeristics in electronic circuits: A unifying approach. IEEE Trans. on Cir. and Syst.-II: Analog and Digital Signal Processing, August 2000, vol. 47, pp. 726-735.
• 31. A. Reibiger, W. Mathis, T. Nähring, L. Kronenberg, Lj. Trajkivić: Mathematical foundations of the TC-method for computing multiple DC-operating points. Proc. Int. Symp. on Theor. El. Eng., (CD-ROM), Linz, Austria, 2001.
• 32. E. S. Kuh, I. N. Hajj: Nonlinear circuit theory: resistive network. Proc. IEEE, 1971, vol. 59, No 3, pp. 340-355.
• 33. K. Chao, R. Saecks: Continuation methods in circuits analysis. Proc. IEEE, 1977, vol. 65, No 8, pp. 1187- 1194.
• 34. C. W. Yun, K. S. Chao: Simple solutions curves of non-linear resistive networks. Int. J. Cir. Theor. Appl., l983, vol. 11, pp. 47-55.
• 35. L. O. Chua, A. C. Deng: Canonical piecewise linear analysis: Part II- tracing driving-point and transfer characteristics. IEEE Trans. Cir. Syst., 1985, vol. 32, pp. 4l7-444.
• 36. Q. Huang, R. Liu: A new efficient algorithm for analysis of piecewise-linear resistive circuits (driving-point and transfer characteristic plots). IEEE ISCAS89, 1989, pp. 2169-2172.
• 37. M. Tadeusiewicz, S. Halgas: Determining multi-valued input-output characteristics in the circuits containing bipolar transistors. The 9-th IEEE International Conference on Electronics Circuits and Systems, Dubrovnik, Croatia, 2002, Conference Proceedings, pp. 987-990.
• 38. L. O. Chua, P. M. Lin: Computer-Aided Analysis of Electronic Circuits., New Jersey, Prentice-Hall, 1975.
• 39. E. Bodevig: Matrix calculus. Amsterdam, North-Holland Publishing Company. 1959 (p. 218).