Metodologia projektowania wielokanałowych układów scalonych pod kątem minimalizacji efektów rozrzutu procesu technologicznego

• Autorzy: Gryboś P.

Warianty tytułu

EN

Methodology of design multichannel integrated circuits to minimise the effects of variations of technological process parameters

• Konferencja: Mixed Design of Integrated Circuits and Systems MIXDES 2003 (26-28.06.2003 ; Łódź, Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono projekt wielokanałowego, specjalizowanego układu scalonego do odczytu paskowych detektorów krzemowych pod kątem minimalizacji efektów związanych z rozrzutem parametrów procesu technologicznego. Zwrócono szczególną uwagę na dobór odpowiedniej architektury układu oraz przeprowadzono serię symulacji pod kątem oceny wrażliwości układu na omawiane efekty

EN

The design of multichannel ASIC for readout of silicon strip detectors taking into account variations of technological process parameters is presented. The choice of proper architecture of circuit is discoussed together with simulation results of circuit sensitivity to above effects.

Słowa kluczowe

PL

wielokanałowe układy CMOC VLSI; ASIC; analizy najgorszego przypadku efektu niedopasowania

EN

ASIC; multichannel integrated circuits; worst-case analysis; mismatch effects

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronizacja : podzespoły i zastosowania elektroniki
• Rocznik: 2003
• Tom: Vol. 23, nr 10
• Strony: 31--36
• Opis fizyczny: Bibliogr. 16 poz., rys., tab.

Twórcy

autor

Gryboś P.

• AGH, Wydział Fizyki i Techniki Jądrowej

Bibliografia

• 1. Gryboś P., Low Noise Multichannel Integrated Circuits in CMOS Technology for Physics and Biology Applications. Monografie 117, AGH Uczelniane Wydawnictwa Nauk.-Dydakt., Kraków 2002.
• 2. Zięba A., Dąbrowski W., Gryboś P., Powroźnik W., Stobiecki T., Świentek K., Słowik J., Wiącek P.: Prototype Silicon Position-Sensitive Detector Working with Bragg-Bretano Powder Diffractometer. Acta Physica Polonica A, vol. 102, no. 5, 2002, pp. 629-634.
• 3. Baldazzi G., et al.: X-ray imaging with a silicon microstrip detector coupled to the RX64 ASIC. Nucl. Instr. and Meth., vol. A509, 2003, pp. 315-320.
• 4. Ratio Mendes P., et al.: Silicon strip detectors for two-dimensional soft X-ray imaging at normal incidence. Nuci. Instr. and Meth., vol. A509, 2003, pp. 333-339.
• 5. Pfitzner A.: Modelowanie elementów półprzewodnikowych dla statystycznej symulacji układów scalonych VLSI. Prace Naukowe, Elektronika z. 120, Oficyna Wyd. Polit. Warszawskiej 1999.
• 6. Principles of VLSL design. Performance estimation (Part II). http://www.csee.umbc.edu/~plusquel/vlsi
• 7. Pelgrom M., Duinmaijer A., Welbers A.: Matching properties of MOS transistors. IEEE J. Solid-State Circuit , vol. SC-24, no. 5, 1989, pp. 1433-1440.
• 8. Lakshmikumar K., Hadaway R., Copeland M.: Characterisation and modeling of mismatch in MOS transistors for precision analog design. IEEE J. Solid-State Circuits, vol. SC-21, no. 6, 1986, pp. 1057-1066.
• 9. Serrano-Gotarredona T., Linares-Barranco B.: Systematic widthand-length dependent CMOS transistor mismatch characterisation and simulation. Analog Integrated Circuits and Signal Processing, vol. 21, 1999, pp. 271-296.
• 10. Gryboś P., Dąbrowski W., Fiutowski T., Słowikowski K.: Design for low noise and good matching in multichannel amplifier for recording neuronal signals in modern neuroscience experiments. Procedings of 9th International Conference Mixed Design of Integrated Circuits and Systems, Wrocław, 2002, pp. 255-260.
• 11. Gryboś P., Dąbrowski W., Hottowy P.: NEURO64 - design for a good matching performance in multichannel ASIC. Proceedings of the 16th European Conference on Circuit Theory and Design, Kraków, Poland, September 2003, vol. 2, pp. 1-4.
• 12. BSIM3v3 manual. Department of Electrical Engineering and Computer Sciences, University of California Berkeley, CA 94720, 1996.
• 13. Gryboś P., Dąbrowski W.: Development of a fully integrated readout system for high count rate position-sensitive measurements of X-rays using silicon strip detectors. IEEE Transactions on Nuclear Science, vol. 48, no. 3, 2001, pp. 466-472.
• 14. Razavi B.: Design of Analog CMOS Integrated Circuits. New York, USA, McGraw-Hill 2001.
• 15. Gryboś P., Dąbrowski W., Hottowy P., Szczygieł R., Świentek K., Wiącek P.: Multichannel mixed-mode IC for digital readout of silicon strip detectors. Microelectronics Reliability, vol. 42, 2002, pp. 427-436.
• 16. Kuźmicz W.: Introduction to design for manufacturability: random variations, defects, faults and costs. Proceedings of 10 th International Conference Mixed Design of Integrated Circuits and Systems, Łódź, Poland, June 2003, pp. 119-124.