Analiza i projektowanie sieci neuronowych komórkowych realizowanych w technice układów pracujących w trybie prądowym

• Autorzy: Kowalski J.

Warianty tytułu

EN

Analysis and designing of cellular neural networks based on current- mode CMOS circuits

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono analizę i propozycję metody projektowania Sieci Neuronowych Komórkowych (SNK) realizowanych z zastosowaniem układów CMOS pracujących w trybie prądowym. Analizę przeprowadzono wykorzystując model tranzystora MOS Shichmana - Hodgesa oraz model Sakurai'a - Newtona. Wyjaśniono sposób projektowania na przykładach SNK detektora elementów spójnych. Rezultaty projektowania potwierdzono symulacjami komputerowymi programem SPICE z wykorzystaniem parametrów modelu tranzystora MOS technologii MIETEC 2.4 um oraz technologii CMOS 0.25 um. Przedstawiono model układowy komórki SNK "full range" oraz wyniki jego symulacji i pomiarów. Ponadto zaproponowano zmodyfikowany model układowy komórki SNK "full range", którego zaletą jest dużo lepsza liniowość.

EN

In this article an analysis and designing method proposal of Cellular Neural Networks (CNN) based on current - mode CMOS circuits are presented. A detailed analytical analysis is made using Shichman - Hodges and Sakurai - Newton MOS transistor model. A designing way is explained for a connected component detector CNN example. Designing results are checked by SPICE simulations using CMOS MIETEC 2.4 um and CMOS 0.25 um technology parameters. CMOS CNN full range cell model, its simulations and measurements results have been presented. The current - mode "full-range" concept of the cell circuit allows for minimize number of MOS transistors and allows for application of switched templates in time sequence. However, strong nonlinearities of the time constant of an integrator stage in CMOS full range CNN cell realization exclude this circuit from CNN application where the result processing depends on the precision of signal waveforms during the state evolution in time. Investigations directed to overcome this problem have resulted in modifield version of current - mode CNN "full range" cell. The main idea of the time constant nonlinearity reduction results from increasing the bias current of the integrator stage, which is now greater then the maximal level of state variable. A comparison of the computer simulation of the CNN system operation using two models of cell is presented. The conclusion is that modifield full range CNN cell model is much more linear, therefore this concept is better suited for requirements of the CNN for image object area estimation.

Słowa kluczowe

PL

sieci neuronowe komórkowe; układy CMOS VLSI; ASIC; przetwarzanie informacji obrazowej

EN

cellular neural networks; CMOS VLSI circuits; ASIC; image processing

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2003
• Tom: Vol. 49, z. 3
• Strony: 317--353
• Opis fizyczny: Bibliogr. 38 poz.

Twórcy

autor

Kowalski J.

• Instytut Elektroniki, Politechnika Łódzka, ul. Stefanowskiego 18/22, 90-924 Łódź

Bibliografia

• 1. T. Sakurai, A. R. Newton: A Simple MOS FET Model for Circuit Analysis. IEEE Trans. on Electron Devices, vol. 38, no. 4, April 1991, pp. 887-893.
• 2. L. O. Chua, L. Yang: Cellular Neural Networks: Theory and Applications. IEEE Trans. Circuits and Systems, CAS-35, October 1988, pp. 1257-1290.
• 3. J. M. Cruz, L. O. Chua: A CNN Chip for Connected Component Detection. IEEE Transactions on Circuits and Systems, vol. 38, no. 7, July 1991, pp.812-817.
• 4. R. Dominguez-Castro, S. Espejo, A. Rodriguez-Vazquez, R. Carmona: A CNN Universal Chip in CMOS Technology. Proc. of CNNA-94, 1994, pp.91-97.
• 5. S. Espejo, A.Rodriguez-Vazquez, J. L. Huertas: Design and Testing Issues in Current-Mode Celluar Neural Networks. Second International Workshop CNNA'92, Monachium, Niemcy, listopad 1992, pp. 169-174.
• 6. J. L. Huertas, A. Rodriguez-Vazquez, S. Espejo: Analog VLSI Implementation of Celluar Neural Networks. Second International Workshop CNNA'92, Monachium, Niemcy, listopad 1992, pp. 141-150.
• 7. T. Kacprzak, K. Ślot: Sieci neuronowe komórkowe. Wydawnictwo Naukowe PWN, Warszawa-Łódź 1995.
• 8. T. Matsumoto, O. Chua, H. Suzuki: CNN Cloning Template: Connected Component Detector. IEEE Transactions on Circuits and Systems, vol. 37, no. 5, May 1990, pp.633-635.
• 9. A. Rodriguez-Vazquez, S. Espejo, R. Dominguez-Castro, J. L. Huertas, E. Sanchez-Sinencio: Current-Mode Techniques for the Implementation of Continuous-and Discrete Time Cellular Neural Networks. IEEE Trans. on Circuits and Systems - II. Analog and Digital Signal Processing, vol. 40, no.3, March 1993, pp. 132-146.
• 10. K. Ślot: A Histogram Calculating and Connected Component Detecting Pulse-Mode Cellular Neural Network. Proc. of European Conf. on Circuit Theory and Design 1993, Davos, Switzerland, September, 1993, pp.629-637.
• 11. K. Ślot: A Cellular Neural Network for Image Objects Area Estimation. Proc. of the Advanced Training Course: Mixed Design of VLSI Circuits, Dębe, Poland, 5-9 April 1994, pp.72-77.
• 12. K. Ślot: Raport merytoryczny z realizacji projektu badawczego KBN Nr0496/S5/94/07, Reprogramowalna sieć neuronowa komórkowa dla celów specjalizowanej analizy obrazów: projekt i realizacja fizyczna w formie układu scalonego wielkiej skali integracji. Łódź, czerwiec 1996.
• 13. Varrientos J. E. Varrientos, E. Sanchez-Sinencio, J., A. Ramirez-Angulo: Current-Mode Cellular Neural Network Implementation. IEEE Transactions on Circuits and Systems-II: Analog and Digital Processing, vol. 40, no. 3, March 1993, pp. n147-155.
• 14. K. Wawryn: Układy z przełączanymi prądami. Warszawa, WNT 1997.
• 15. J. M. Cruz, L. O. Chua: High-Speed High-Density CMOS CNNs. Memorandum No. UCB/ERL M9l/28, Electronics Research Laboratory, College of Engineering, University of California, Berkeley, 19 April 1991.
• 16. T. Kacprzak: Raport merytoryczny z realizacji projektu badawczego KBN Nr 3 35109203, Rozwój teorii i metod projektowania sieci neuronopodobnych. Łódź, lipiec 1994.
• 17. K. Ślot: Analiza projektowa i synteza jednowarstwowych komórkowych sieci neuropodobnych dla celów przetwarzania obrazów. Rozprawa Doktorska, Politechnika Łódzka, Instytut Elektroniki, Łódź, 1993.
• 18. F. Zou, J. A. Nossek: Stability of Cellular Neural Networks with Opposite-Sign Templates. IEEE Transactions on Circuits and Systems, vol. 38, no. 6, June 1991, pp. 675-677.
• 19. T. Kacprzak, J. Kowalski: Design methodology of cellular neural networks in CMOS current-mode approach. XVI Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Kołobrzeg, ss. 89-95, październik 1993.
• 20. J. Kowalski, T. Kacprzak, K. Ślot: A reprogrammable cell circuit for an image area estimating cellular neural network. Workshop Mixed Design of YLSI Circuits, Dębe, Poland, pp. 88-93, kwiecień 1994.
• 21. J. Kowalski, T. Kacprzak, K. Ślot: VLSI design problems of cellular neural network for image object area estimation. XVII Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Polanica Zdrój, ss. 471-476, październik 1994.
• 22. J. Kowalski, K. Ślot, T. Kacprzak: A CMOS current-mode VLSI implementation of cellular neural network for an image objects area estimation. Third IEEE International Workshop on Cellular Neural Networks and their Applications, CNNA-94, Rome, p.351 , grudzień 1994.
• 23. K. Ślot, J. Kowalski, J. Pacholik: An object area estimating cellular neural network based VLSI circuit: an overview of circuit analog part. Workshop Mixed Design of VLSI Circuits, Kraków, Poland, pp. 90-95, maj 1995.
• 24. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: VLSI Integrated Circuit for Realizing Selected Image Processing Operations. XVIII Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Polana Zgorzelisko, 25-27 X 1995, ss. 305-31O.
• 25. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: VLSI imegrated circuit for realizing selected gray level image analyses: circuits test results. Workshop Mixed Design of VLSI Circuits, Łódź, Poland, pp. 311-316, 30.05-01.06.1996.
• 26. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: Cellular neural network based integrated circuit for realizing selected image analyses. II Konferencja Sieci Neuronowe i ich Zastosowania, Szczyrk, ss. 477-482, 30.04-04.05.1996.
• 27. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: Cellular Neural Network Based VLSJ Architecture for Image Processing. Proc. of 4-th IEEE Conf. CNNA-96, Seville, Spain, June 24-26, 1996, pp. 249-254.
• 28. J. Kowalski, T. Kacprzak: Continuously Adjustable MOS FET Current Amplifler. Proceedings of the 1997 European Conference on Circuits Theory and Design, Budapest, Hungary, 30.08-3.09.1997, pp. 196-199.
• 29. T. Kacprzak, J. Kowalski: Raport naukowy z realizacj i projektu badawczego KBN Nr 8 T11B05911, Analiza projektowa reprogramowalnych sieci neuronowych komórkowych w technice półprzewodnikowych układów analogowych CMOS wielkiej skali integracji. Łódź, grudzień 1997.
• 30. K. Ślot, J. Kowalski, P. Dębiec, C. Bolek, J. Pacholik: Programmable Parallei Image FIR Filter Based on The Cellular Neural Network Paradigm: Circuit Test Results. Workshop Mixed Design of YLSI Circuits, Łódź, Poland, June 18-20, 1998, pp. 369-374.
• 31. J. Kowalski, T. Kacprzak: Continuously Gain Programmable CMOS Current Amplifler: Results if Circuit Measurements. XXII .National Conference on Circuit Theory and Electronic Networks - KKTOiUE, Warszawa - Stare Jabłonki, Poland, Proceedings, vol. 2, October 20-23, 1999, pp. 343-348.
• 32. T. Kacprzak, J. Kowalski: Cellular Neural Network Implementation Based on Continuously Programmable Gain CMOS Current Amplifler. Kwartalnik Elektroniki i Telekomunikacji, T. 46, Z. 3, Warszawa PWN, 2000, ss. 321-337.
• 33. J. Kowalski, T. Kacprzak: Analiza i projektowanie sieci neuronowych komórkowych realizowanych w technice układowej wzmacniaczy transkonduktancyjnych jedno- i wielowejściowych. Kwartalnik Elektroniki i Telekomunikacji, T. 47, Z. 1, Warszawa, Wydawnictwo Naukowe PWN, 2001, ss. 87-119.
• 34. J. Kowalski: Układy CMOS programowalnych zwierciadeł prądowych: Wydział Elektrotechniki i Elektroniki Politechniki Łódzkiej Elektronika - Prace Naukowe, Z. Nr 6, Łódź 2001, ss. 114-134.
• 35. S. Espejo, A. Rodriguez-Vazquez, R. Carmona, P. Foldesy, A. Zarandy, P. Szolgay, T. Sziranyi, T. Roska: A 0.8 um CMOS Programmable Mixed-Signal Focal-Plane Array Processor with On-Chip Binary Imaging and Instructions Storage. IEEE Int. Journal of Solid State Circuits, Vol. 32, No. 7, 1997, pp. 1013-1026.
• 36. A. Passio, A. Kananen, K. Halonen, V. Porrra: A 48 by 48 CNN Chip Operating with B/W Images. IEEE International Conference on Electronics, Circuits and Systems, Lisbona, Portugal, 7-10 September, 1998, pp. 191-194.
• 37. S. Espejo, R. Dominguez - Castro, G. Linan, A. Rodriguez-Vazquez: A 64 x 64 CNN Universal Chip with Analog and Digital I/O. IEEE International Conference on Electronics, Circuits and Systems, Lisbona, Portugal, 7-10 September, 1998, pp. 203-206.
• 38. G. Linan, S. Espejo, R. Dominguez-Castro, A. Rodriguez-Vazquez: The CNNUC3: an Analog 110 64 x 64 CNN Universal Machine Chip Prototype with 7-bit Analog Accuracy. 6-th IEEE International Workshop on Cellular Neural Networks and Their Applications, Proceedings, Catania, Italy, May 23-75, 2000, pp. 201-206.