Analiza i projektowanie sieci neuronowych komórkowych realizowanych w technice układowej wzmacniaczy transkonduktacyjnych jedno- i wielowejściowych

Kowalski, J.; Kacprzak, T.

Artykuł - szczegóły

Tytuł artykułu

Analiza i projektowanie sieci neuronowych komórkowych realizowanych w technice układowej wzmacniaczy transkonduktacyjnych jedno- i wielowejściowych

Autorzy

Kowalski J. , Kacprzak T.

Wybrane pełne teksty z tego czasopisma

http://ijet.pl/index.php/ijet

Identyfikatory

Warianty tytułu

Analysis and designing of cellular neural networks based on transkonductance amplifier-OTA and multiple input transkonductance amplifier-MIOTA

Języki publikacji

Abstrakty

W artykule przedstawiono analizę i metody projektowania Sieci Neuronowych Komórkowych (SNK) realizowanych z zastosowaniem wzmaczniaczy transkonduktacyjnych jednowejściowych OTA i wzmacniaczy transkonduktacyjnych wielowejściowych MIOTA. Analizę przeprowadzono wykorzystując model tranzystora MOS Shichmana-Hodgesa oraz model alpha-power. Wyjaśniono sposób projektowania na przykładach SNK detektora elementów spójnych i sieci usuwającej szum z obrazu binarnego. Rezultaty projektowania potwierdzono symulacjami komputerowymi programem SPICE z wykorzystaniem parametrów modelu tranzystora MOS w technologii MIETEC 2.4 [mi]m. Metody, które użyto do zaprojektowania i wykonania kilku prototypowych układów SNK o niewielkiej liczbie komórek, mogą być również zastosowane do projektowania dużych układów scalonych.

In this article an analysis and methods of the design of Cellular Neural Networks based on transconductance amplifier OTA and multiple input transconductance amplifier MIOTA are presented. A detailed analitical analysis is made using Shichman-Hodges and alpha-power MOS transistor models. The design procedure is explained for a connected component detector and a noise removal examples. The results are checked by SPICE simulations using CMOS MIETEC 2.4 [mi]m technology parameters. The described methodology has been applied for manufacturing a prototype Cellular Neural Network chips with small number of cells and can be used for large VLSI systems.

Słowa kluczowe

sieci neuronowe komórkowe układy CMOS VLSI ASIC przetwarzanie informacji obrazowej

cellular neural networks CMOS VLSI circuits ASIC image processing

Wydawca

Wydawnictwo Naukowe PWN SA

Czasopismo

Kwartalnik Elektroniki i Telekomunikacji

Rocznik

2001

Tom

Vol. 47, z. 1

Strony

87--119

Opis fizyczny

Bibliogr. 33 poz.

Twórcy

autor

Kowalski J.

Instytut Elektroniki, Politechnika Łódzka

autor

Kacprzak T.

Instytut Elektroniki, Politechnika Łódzka

Bibliografia

1. L. O. Chua, L. Yang: Cellular Neural Networks: Theory and Applications. IEEE Trans. Circuits and Systems, CAS-35, October 1988, pp. 1257-1290.
2. J. M. Cruz, L. O. Chua: High-Speed High-Density CMOS CNNs. Memorandum No. UCB/ERL M91/28, Electronics Research Laboratory, College of Engineering, University of California, Berkeley, 19 April 1991.
3. J. M. Cruz, L. O. Chua: A CNN Chip for Connected Component Detection. IEEE Transactions on Circuits and Systems, vol. 38, no. 7, July 1991, pp. 812-817.
4. T. Kacprzak, K. Ślot: Application of multiple-input OTA circuit to cellular neural network implementation. XV Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Szczyrk, pp. 578-583, październik 1992.
5. T. Kacprzak, K. Slot: Multiple-input OTA-based circuit for cellular neural network implementation in VLSI CMOS technology. Second International Workshop CNNA'92, Monachium, Niemcy, listopad 1992, pp. 157-162.
6. T. Kacprzak, J. Pacholik, M. Grecki, W. Pleskacz, Z. Jaworski, A. De Vos: Neural chip with CMOS multiple-input OTA. Workshop Mixed Design of VLSI Circuits, Dębe, Poland, pp. 90-95, kwiecień 1994.
7. T. Kacprzak: Rozwój teorii i metod projektowania sieci neuronopodobnych. Raport merytoryczny z realizacji projektu badawczego KBN Nr 3 3510 92 03, Łódź, lipiec 1994.
8. T. Kacprzak, K. Ślot: Sieci neuronowe komórkowe. Warszawa Łódź, Wydawnictwo Naukowe PWN, 1995.
9. T. Matsumoto, O. Chua, H. Suzuki: CNN Cloning Template: Connected Component Detector. IEEE Transactions on Circuits and Systems, vol. 37, no. 5, May 1990, pp. 633-635.
10. R. D. Reed, R. L. Geiger: A Multiple-Input OTA Circuit for Neural Networks. IEEE Transactions on Circuits and Systems, vol.36, no. 5, May 1989, pp. 767-770.
11. T. Sakurai, A. R. Newton: Alpha-Power Law MOSFET Model and its Applications to CMOS Inverter Delay and Other Formulas. IEEE Journal of Solid-State Circuits, vol. 25, No. 2, April 1990, pp. 584-594.
12. T. Sakurai, A. R. Newton: Delay Analysis of Series-Connected MOSFET Circuits. IEEE Journal of Solid-State Circuits, vol. 26, No. 2, February 1991, pp. 122-131.
13. T. Sakurai, A. R. Newton: A Simple MOSFET Model for Circuit Analysis. IEEE Trans. on Electron Devices, vol. 38, no. 4, April 1991, pp. 887-893.
14. K. Ślot: Analiza projektowa i synteza jednowarstwowych komórkowych sieci neuropodobnych dla celów przetwarzania obrazów. Rozprawa Doktorska, Politechnika Łódzka, Instytut Elektroniki, Łódź, 1993.
15. F. Zou, J. A. Nossek: Stability of Cellular Neural Networks with Opposite-Sign Templates. IEEE Transactions on Circuits and Systems, vol. 38, no. 6, June 1991, pp. 675-677.
16. J. Kowalski, T. Kacprzak, K. Ślot: A reprogrammable cell circuit for an image area estimating cellular neural network. Workshop Mixed Design of VLSI Circuits, Dębe, Poland, pp. 88-93, kwiecień 1994.
17. J. Kowalski, T. Kacprzak, K. Slot: VLSI design problems of cellular neural network for image object area estimation. XVII Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Polanica Zdrój, pp. 471-476, październik 1994.
18. K. Ślot, J. Kowalski, J. Pacholik: An object area estimating cellular neural network based VLSI circuit: an overview of circuit analog part. Workshop Mixed Design of VLSI Circuits, Kraków, Poland, pp. 90-95, maj 1995.
19. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: VLSI Integrated Circuit for Realizing Selected Image Processing Operations. XVIII Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne, Polana Zgorzelisko, 25-27 X 1995, pp. 305-310.
20. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: Cellular neural network based integrated circuit for realizing selected image analyses. II Konferencja Sieci Neuronowe i ich Zastosowania, Szczyrk, pp. 477-482, 30.04-04.05.1996.
21. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: VLSI integrated circuit for realizing selected gray level image analyses: circuits test results. Workshop Mixed Design of VLSI Circuits, Łódź, Poland, pp. 311-316, 30.05-01.06.1996.
22. K. Ślot, J. Kowalski, J. Pacholik, P. Dębiec: Cellular Neural Network Based VLSI Architecture for Image Processing. Proc. of 4-th IEEE Conf. CNNA-96, Seville, Spain, pp. 249-254, June 24-26, 1996.
23. S. Espejo, A. Rodriguez-Vazquez, R. Carmona, P. Foldesy, A. Zarandy, P. Szolgay, T. Sziranyi, T. Roska: A 0.8 um CMOS Programmable Mixed-Signal Focal Plane Array Processor with On-Chip Binary Imaging and Instructions Storage. IEEE Int. Journal of Solid State Circuits, Vol. 32, No. 7, pp. 1013-1026, 1997.
24. A. Passio. A. Kananen, K. Halonen, V. Porrra: A 48 by 48 CNN Chip Operating with B/W Images. IEEE International Conference on Electronics, Circuits and Systems, Lisboa, Portugal, pp. 191-194, 7-10 September, 1998.
25. S. Espejo, R. Dominguez-Castro, G. Linan, A. Rodriguez-Vazquez. A 64x64 CNN Universal Chip with Analog and Digital I/O. IEEE International Conference on Electronics, Circuits and Systems, Lisboa, Portugal, pp. 203-206, 7-10 September, 1998.
26. K. Ślot, J. Kowalski, P. Dębiec, C. Bolek, J. Pacholik: Programmable Parallel Image FIR Filter Based on The Cellular Neural Network Paradigm: Circuit Test Results. Workshop Mixed Design of VLSI Circuits, Łódź, Poland, pp. 369-374, June 18-20, 1998.
27. T. Kacprzak: Multiple-Input Transconductance CMOS Amplifier in Continuously programmable Cellular Neural Network. 5th IEEE International Conference on Electronics, Circuits and Systems, pp. 305-308. Lisboa, Portugal, 7-10 Sept. 1998.
28. J. Kowalski, T. Kacprzak, K. Slot: VLSI Implementation of Analog Image Median Filter with Average Filter Option Based on Cellular Neural Network Architecture. XXI National Conference on Circuit Theory and Electronic Networks, Poznań-Kiekrz, Poland, Proceedings, vol. 2, pp.643-648, October 22-24, 1998.
29. N. K. Al-Ani Nasser, T. Kacprzak, J. Kowalski: A Programmable Analog Cellular Neural Network Based on Multiple-Input Transconductance CMOS Amplifier. Proceeding of the 1999 European Conference on Circuits Theory and Design, Stresa - Italy, pp. 948-951, 29 August - 2 September, 1999.
30. K. Ślot, J. Kowalski, A. Napieralski, T. Kacprzak: Analogue median/average image filter based on cellular neural network paradigm. Electronics Letters, 16th September 1999, vol. 35, No. 19, pp. 1619-1620.
31. G. Linan, S. Espejo, R. Dominguez-Castro, A. Rodriguez-Vazquez. The CNNUC3: an Analog I/O 64x64 CNN Universal Machine Chip Prototype with 7-bit Analog Accuracy. 6-th IEEE International Workshop on Cellular Neural Networks and Their Applications, Proceedings, Catania, Italy, pp. 201-206, May 23-25, 2000.
32. N. K. Al-Ani Nasser, T. Kacprzak, J. Kowalski: A Programmable 8-c Time-Varying Cellular Neural Networks Implementation for Optimization and Image Processing. V Conference Neural Networks and Soft Computing, Proceedings of the Conference, ed. L. Rutkowski, R. Tadeusiewicz, Zakopane, Poland, pp. 730-737, June 6-10, 2000.
33. J. Kowalski, T. Kacprzak, A. De Vos: A VLSI Circuit Idea of Cellular Neural Network Based Weighted Median Image Filter. Proceedings of the 7th International Conference on Mixed Design of Integrated Circuits and Systems - MIXDES 2000, Gdynia, Poland, pp. 403-406, June 15-17, 2000.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BWA2-0005-0069