Realizacja układów kombinacyjnych w strukturach MACH

• Autorzy: Kania D.

Warianty tytułu

EN

A technology mapping algorithm for MACH devices

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono algorytm umożliwiający realizację zespołu funkcji, w oparciu o bloki logiczne typu PAL, zawarte w strukturach MACH. Iloczyny występujące w poszczególnych blokach logicznych są równocześnie wykorzystywane przez wiele funkcji. Opracowany algorytm, zaimplementowany w systemie PALDec (moduł systemu Decomp przeznaczony dla struktur typu PAL) został wykorzystany do realizacji układów testowych. Wyniki sysntezy logicznej dla układów MACH zostały porównane z wynikami uzyskanymi za pomocą systemu MACHXL.

EN

The objective of the technology mapping algorithm presented in this paper is to implement a multipleoutput function with minimal number of PAL-based logic blocks included in MACH devices. In this method priduct term included in the logic block can be shared by some function. Developed algorithms, implemented within the PALDec (PALDecomp) system, have been used for partitioning the benchmark circuits. Results of logic synthesis for MACH devices have been compared to the results obtained with the aid of MACHXL software.

Słowa kluczowe

PL

dekompozycja; synteza logiczna; minimalizacja; PLD

EN

technology mapping; decomposition; logic synthesis; minimalization; PLD

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2001
• Tom: Vol. 47, z. 1
• Strony: 65--74
• Opis fizyczny: Bibliogr. 11 poz.

Twórcy

autor

Kania D.

• Instytut Elektroniki, Politechnika Śląska, Gliwice