An efficiency measure of FPGA based logic synthesis tools

• Autorzy: Selvaraj H. , Sapiecha P.

Warianty tytułu

PL

Miary jakości syntezy logicznej w strukturach FPGA

• Języki publikacji: EN

Abstrakty

EN

In FPGA - based designs, the number of LOgic Cells (LCs) needed is an important criterion to judge whether a desing is good or not. But the total number of LCs needed to implement a circuit differs vastly from tool to tool. Normally, vendor software use more LCs than the theoretical maximum needed by functional decomposition to implement a circuit. Academic software uses less number of LCs. So far, we are aware of any technique that would give a quantitative measure to judge the comparable silicon area efficiency of a logic synthesis tool. This paper presents a technique to calculate the minmax number of logic cells (Q) which are necedssary to implement a logic circuit.

PL

W projektach wykonanych w technologii FPGA liczba komórek logicznych (KL) jest ważną miarą oceny jakości, pozwala ona udzielić odpowiedzi na pytanie: czy jest to dobry projekt, czy tez nie. Liczba KL potrzebnych do realizacji układu logicznego jest istotnie zależna od używanego do projektowania narzedzia CAD. Oprogramowanie komercyjne wykorzystuje więcej KL niż tyle ile wynika z rozważań teoretycznych, dotyczacych dekompozycji funkcjonalnej układów logicznych. Oprogramowanie akademickie używa mniejszej liczby KL. Dotychczas, nie znalśmy żadnej techniki, która pozwalałaby ocenić wymaganą powierzchnię krzemu potrzebną do realizacji projektu w technice FPGA. W artykule prezentujemy motodę pozwalajacą wyznaczyć ograniczenie górne liczby KL. W pracy wykażemy poprawność tego oszacowania.

Słowa kluczowe

EN

logic synthesis; FPGA; functional decomposition

PL

synteza logiczna; FPGA; dekompozycja funkcjonalna

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2000
• Tom: Vol. 46, nr 4
• Strony: 479--491
• Opis fizyczny: Bibliogr. 6 poz.

Twórcy

autor

Selvaraj H.

autor

Sapiecha P.

• Departament of Electrical and Computer Engineering University of Nevada, Las Vegas