Features extraction system for automatic speech recognition core mapping into an irregular Network on Chip

• Autorzy: Dziurzański P. , Mąka T.

Warianty tytułu

PL

Odwzorowanie rdzeni modułu ekstrakcji cech dla systemu automatycznego rozpoznawania mowy w nieregularnych sieciach wewnątrzukładowych

• Języki publikacji: EN

Abstrakty

EN

In this paper, we propose a mapping scheme of IP cores into irregular Network on Chips using an example module dedicated to features extraction for automatic speech recognition system. We estimated the core sizes for various frame sizes and overlappings, and then tried to place cores communicating heavily close to each other, we test a number of widths in the 2D Rectangular Strip Packing problem. The obtained result range allows us to pick a solution that is beneficial both in terms of area and transfers between the system cores.

PL

W artykule zaproponowano sposób mapowania rdzeni IP w nieregularną sieć wewnątrzukładową. Jako przykładowego układu użyto moduł przeznaczony do ekstrakji cech systemu automatycznego rozpoznawania mowy. Dokonano estymacji rozmiaru rdzeni dla różnych rozmiarów ramki i zakładkowania, a następnie dokonano próby odwzorowania rdzeni do układu w ten sposób, by rdzenie wysyłające między sobą duże porcje danych zostały umieszczone blisko siebie.

Słowa kluczowe

EN

network on chip; NoC; strip packing problem; core mapping

PL

sieci wewnątrzukładowe; problem pokrycia paska; odwzorowanie rdzeni

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2012
• Tom: Vol. 53, nr 9
• Strony: 154--156
• Opis fizyczny: Bibliogr. 11 poz., wykr.

Twórcy

autor

Dziurzański P.

autor

Mąka T.

• West Pomeranian University of Technology, Faculty of Computer Science and Information Technology, Szczecin

Bibliografia

• [1] Anusuya M., S. Katti: Front end analysis of speech recognition: a review. International Journal of Speech Technology, vol. 14, pp. 99-145, December 2010.
• [2] Bjerregaard T., S. Mahadevan: A Survey of Research and Practices of Network-on-Chip. ACM Computing Surveys (CSUR), vol. 38, 2006, Article 1.
• [3] Gold B., N. Morgan: Speech and Audio Signal Processing: Processing and Perception of Speech and Music. John Wiley & Sons, Inc., 2000.
• [4] Jurafsky D., J. H. Martin: Speech and Language Processing: An Introduction to Natural Language Processing, Computational Linguistics, and Speech Recognition. Pearson Education Ltd., London 2009.
• [5] Kavaldjiev N., et al.: Routing of guaranteed throughput traffic in a net-work-on-chip. Technical Report TR CTIT-05-42 Centre for Telematics and Information Technology, University of Twente, Enschede 2005.
• [6] Kim M., D. Kim, G. E. Sobelman: Network-on-Chip Link Analysis under Power and Performance Constraints. IEEE International Symposium on Circuits and Systems (ICSES), 2006.
• [7] Lee H. G., N. Chang, U. Y. Ogras, R. Marculescu: On-chip communication architecture exploration: A quantitative evaluation of point-to-point, bus, and network-on-chip approaches. ACM Transactions on Design Automation of Electronic Systems (TODAES) archive, vol. 12, Issue 3, 2007.
• [8] Lodi A., S. Martello, M. Monaci: Two-dimensional packing problems: A survey. European Journal of Operational Research, 141, 2002, 241-252.
• [9] Ogras U. Y., R. Marculescu: Prediction-based Flow Control for Network-on-Chip Traffic, 43rd ACM IEEE Design Automation Conference (DAC), 2006, 839 -844.
• [10] Smit G. J. M., et al.: Efficient Architectures for Streaming DSP Applications, Dynamically Reconfigurable Architectures, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IBFI), Schloss Dagstuhl, Germany 2006.
• [11] Artisan Components, TSMC 0.18um Process 1.8-Volt SAGE-X™ Standard Cell Library Databook, 2001.