Metoda dekompozycji ukierunkowana na elementy XOR

• Autorzy: Ławrocki Ł. , Kania D.

Warianty tytułu

EN

The XOR oriented logic decomposition

• Języki publikacji: PL

Abstrakty

PL

Blok logiczny typu PAL z bramką XOR stanowi rdzeń produkowanych obecnie układów CPLD. Celem artykułu jest przedstawienie nowej koncepcji dekompozycji zorientowanej na wykorzystanie elementu XOR. Zaprezentowana metoda stanowi alternatywę dla klasycznej metody syntezy wykorzystującej dwupoziomową minimalizację poszczególnych funkcji. Wyniki eksperymentów dowodzą, że zaproponowane algorytmy prowadzą do znacznej redukcji powierzchni układu, w porównaniu z metodą klasyczną i komercyjnie dostępnym oprogramowaniem.

EN

A PAL-based logic block with XOR gate is the core of commercially available CPLDs. The aim of the paper is to present a novel concept of XOR-oriented decomposition. The proposed approach is an alternative to the classical method based on two-level minimization of separate single-output functions. Results of experiments prove that the proposed algorithm leads to significant reduction of chip area in relation to the classical method and vendor tool.

Słowa kluczowe

PL

synteza logiczna; odwzorowanie technologiczne; układy programowalne; CPLD

EN

logic synthesis; technology mapping; Programmable Logic Device (PLD); Complex PLD

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 2
• Strony: 174--180
• Opis fizyczny: Bibliogr. 14 poz., rys.

Twórcy

autor

Ławrocki Ł.

autor

Kania D.

• Mentor Graphics, Katowice

Bibliografia

• [1] Ławrocki Ł.: Synteza zespołów funkcji w strukturach CPLD typu PAL wykorzystująca elementy XOR. Praca magisterska, Politechnika Śląska, Gliwice 2008.
• [2] Curtis. H. A.: The Design of switching Circuits. Princeton: D. van Nostrand Company 1962.
• [3] Kania D., Grabiec W.: Synteza logiczna przeznaczona dla struktur CPLD z elementami XOR. Pomiary, Automatyka, Kontrola, 2007, 54-56.
• [4] Kania D., Grabiec W.: Dekompozycja zespołu funkcji wykorzystująca elementy XOR. Pomiary, Automatyka, Kontrola, 2008, 502-504.
• [5] Altera, Dokumentacja techniczna układów MAX7000.
• [6] Mocha J., Kania D., Woźnica T.: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w ukladach FPGA. Przegląd Elektrotechniczny, R. 85 nr 7/2009, 200-202.
• [7] Anderson J. H., Brown S. D.: Technology mapping for large complex PLDs. Proceedings of Design Automation Conference, DAC'98, 15-19 January, 1998, 698-703.
• [8] Chen S. L., Hwang T. T., Liu C. L.: A technology mapping algorithm for CPLD architectures. IEEE International Conference on Field Programmable Technology, Hong Kong, December 16-18, 2002, 204 210.
• [9] Kania D.: The Logic Synthesis for the PAL-based Complex Programmable Logic Devices. Zeszyty Naukowe Politechniki Śląskiej, Nr 1619, Wydawnictwo Politechniki Śląskiej, Gliwice 2004.
• [10] Chang S., Marek-Sadowska M., Hwang T.: Technology Mapping for TLU FPGA's Based on Decomposition of Binary Decision Diagrams. IEEE Transactions on Computer-Aided Design, Vol.15, No.10, October 1996, 1226-1235.
• [11] Scholl C.: Functional Decomposition with Application to FPGA Synthesis. Kluwer Academic Publishers, Boston 2001.
• [12] Ashenhurst R. L.: The decomposition of switching functions. Proceedings of an International Symposium on the Theory of Switching, April 1957, (przedruk w dodatku do Curt62).
• [13] 13 marking Laboratory, Department of Computer Science at North Carolina State University, http://www.cbl.ncsu/edu/
• [14] Ławrocki Ł., Czerwiński R.: Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR. Reprogramowalne Układy Cyfrowe, XII Konferencja Naukowa, Szczecin, 28-29.05.2009.