12-bitowy przetwornik C/A w technologii CMOS 0,35 µm

Jaworski, Z.; Mierzwiński, P. K.

Artykuł - szczegóły

Tytuł artykułu

12-bitowy przetwornik C/A w technologii CMOS 0,35 µm

Autorzy

Jaworski Z. , Mierzwiński P. K.

Identyfikatory

Warianty tytułu

12-bit D/A Converter in 0,35 µm CMOS process

Języki publikacji

Abstrakty

W artykule przedstawiono projekt oraz wyniki pomiarów struktur próbnych 12-bitowego przetwornika C/A, wykonanego w technice przełączanych prądów. Przetwornik został zrealizowany w przemysłowej technologii CMOS o wymiarze charakterystycznym 0,35 µm i napięciu zasilania 3,3 V jako komponent cyklicznego przetwornika A/C wykorzystującego nową zasadę konwersji.

The paper presents main design issues and measurement results of 12-bit D/A converter, using current-steering technique, manufactured in 0.35 µm CMOS 3,3 V industrial technology. The DAC works in feedback loop of a novel "intelligent" cyclic A/D converter.

Słowa kluczowe

przetwornik C/A układ scalony projektowanie

D/A converter ASIC

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Elektronika : konstrukcje, technologie, zastosowania

Rocznik

2011

Tom

Vol. 52, nr 2

Strony

26--30

Opis fizyczny

Bibliogr. 16 poz., rys., tab., wykr.

Twórcy

autor

Jaworski Z.

autor

Mierzwiński P. K.

Politechnika Warszawska, Instytut Mikroelektroniki i Optoelektroniki

Bibliografia

[1] Platonow A., Jaworski Z., Jędrzejewski K., Małkiewicz Ł., Jasnos J.: Projektowanie i analiza laboratoryjnego prototypu cyklicznego przetwornika A/C wykorzystującego nową zasadę konwersji. Elektronika 8/2009 ss. 71-75.
[2] Kulka Z., Libura A., Nadachowski M.: Przetworniki analogowo-cyfrowe i cyfrowo-analogowe. WKiŁ, Warszawa 1987.
[3] Łakomy M., Zabrodzi J.: Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe. PWN. Warszawa 1992.
[4] Maloberti F.: Analog Design for CMOS VLSI Systems. Kluwer Academic Publishers, Boston 2001.
[5] Van de Plassche R.: CMOS Integrated Analog-to-digital and Digital-to-analog Converters. Kluwer Academic Publishers, Boston 2003.
[6] Szabatin J.: Podstawy teorii sygnałów. Wyd 4 WKiŁ, Warszawa 2007.
[7] Zieliński T.: Cyfrowe przetwarzanie sygnałów. Od teorii do zastosowań. Wyd. 2. WKiŁ, Warszawa 2009.
[8] Bartos J., Steyaert M., Sansen W.: A High Yield 12-bit 250-MS/s, CMOS D/A Converter. IEEE Custom Integrated Circuit Conference 1996, b.m.w. 1996, ss. 431-433.
[9] Lin Chi-Hung, Bult Klaas: A 10-b, 500-MSample/s CMOS DAC In 0.6 mm2. IEEE Journal of Solid-State Circuits, vol. 33, nr 12, 1998, s. 1952.
[10] Fotouhi B., Hodges D. A.: High-Resolution A/D Conversion in MOS/LSI. IEEE J. Solid-State Circuits, Vol. SC-14, Grudzień, 1979, ss. 920-926.
[11] Pelgrom M., Duinmaijer A., Welbers A.: Matching Properties of MOS Transistors. IEEE Journal of Solid State Circuits, vol. 24 październik 1989, ss. 1433-1439.
[12] Van den Bosch A., Steyaert M., Sansen W.: An Accurate Statistical Yield Model for CMOS Current-steering D/A Converters ISCAS 2000 - IEEE International Symposium on Circuits and Systems, 28-31 Maja, 2000.
[13] Van den Bosch A., Borremans M., Steyaert M., Sansen W.: A 10-bit 1-Gsample/s Nyquist Current-Steering CMOS D/A Converter. IEEE Journal of Solid-State Circuits, vol. 36, nr 3, Marzec 2001.
[14] Van der Plas G., Vandenbussche J., Sansen W., Steyaert M., Gielen G.: A 14-bit Intrinsic Accuracy Q2 Random Walk CMOS DAC. IEEE Journal of Solid-State Circuits, vol. 34, nr 12 Grudzień 1999; Y. Cong.
[15] Vandenbussche J., Van de Plas G. i in.: Systematic Design of High-Accuracy Current-Steering D/A Converter Macrocells for Integrated VLSI Systems. IEEE Transactions on Circuits and Systems, 2001.
[16] Vodipour M.: Gradient Error Cancellation and Quadratic Error Reduction in Unary and Binary D/A Converters. IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, vol. 50, no. 12, 2003.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BWA1-0043-0013