Modelowanie napięcia progowego w niedomieszkowanych dwubramkowych strukturach MOS

• Autorzy: Sałek P. , Łukasiak L. , Jakubowski A.

Warianty tytułu

EN

Modeling threshold voltage in undoped double gate MOS structures

• Języki publikacji: PL

Abstrakty

PL

Współczesna technologia mikroelektroniczna zaczyna sięgać ograniczeń o charakterze przyrządowym. Coraz mniejsze rozmiary przyrządów powodują uwidocznienie efektów krótkiego kanału (SCE) oraz jednoczesny wzrost statystycznych rozrzutów parametrów elektrycznych związanych np. z fluktuacją liczby atomów domieszek w obszarze aktywnym tranzystora. Jednym ze sposobów rozwiązania tych problemów jest niedomieszkowana struktura dwubramkowa (DGMOS). Ze względu na brak domieszek klasyczna definicja napięcia progowego traci sens. W artykule tym zaproponowano nową definicję, której użyteczność została udowodniona przez porównanie z wynikami symulacji numerycznych.

EN

Modern microelectronic technology reaches its fundamental limits. Smaller dimensions of devices cause negative side effects, like short channel effects (SCE) and increase of statistical spread of electrical parameters due to random-dopant fluctuations. Undoped double-gate (DG) structure (Fig. 1) is a likely candidate to replace conventional MOSFET. Better SCE control and homogeneous channel allows more aggressive scaling of the dimensions. The standard threshold definition is no longer valid in undoped devices, therefore a new threshold voltage model is proposed for symmetrical undoped double gate MOS transistor (DGMOSFET).

Słowa kluczowe

PL

MOS dwubramkowy; potencjał; napięcie progowe

EN

MOS double gate; potential; threshold voltage

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 2
• Strony: 18--20
• Opis fizyczny: Bibliogr. 14 poz., wykr.

Twórcy

autor

Sałek P.

autor

Łukasiak L.

autor

Jakubowski A.

• Politechnika Warszawska, Instytut Mikroelektroniki i Optoelektroniki

Bibliografia

• [1] Moore G. E.: Cramming more components onto integrated circuits. Proceedings of the IEEE, vol. 86, no. 1, 1998, 82-85.
• [2] Troutman R.: VLSI Limitations from Drain-Induced Barrier Lowering. IEEE Trans. Electron Dev., vol. ED-26, no. 4, 1979. 461-169.
• [3] ITRS, International Technology Roadmap for Semiconductors, 2003 http://www.itrs.net
• [4] Colinge J. P.: Multiple SOI MOSFETs. Solid-State Electronics 48 (2004), 897-905.
• [5] Asenov A.: Random dopant induced threshold voltage lowering and fluctuations in sub 50 nm MOSFETs: a statistical 3D "atomistic" simulation study. Nanotechnology 10, 1999, 153-158.
• [6] Asenov A. et al.: Simulation of Intrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs. IEEE Trans. Electron Dev., vol. 50, no. 9, 2003, 1837-1852.
• [7] Brown A. R. et al.: Intrinsic Fluctuations in Sub 10-nm Double-Gate MOSFETs Introduced by Discreteness of Charge and Matter. IEEE Trans. on Nanotechnology, vol. 1, no. 4, 2002, 195-200.
• [8] Ortiz-Conde A. et al.: Analytic solution of the channel potential in undoped symmetric dual-gate MOSFETs. IEEE Trans. Electron Dev. Vol. 52, no. 7, 2005, 1669-1672.
• [9] Taur Y.: An analytical solution to a double-gate MOSFET with undoped body. IEEE Electron Dev. Lett. Vol. 21, no. 5, 2000, 245-247.
• [10] Chen Q. et al.: A physical short-channel threshold voltage model for undoped symmetric double-gate MOSFETs. IEEE Trans. Electron Dev. Vol 50, no. 7, 2003, 1631-1637.
• [11] Shih C. H. et al.: Analytical drift-current threshold voltage model of long-channel double-gate MOSFETs. Semicond. Sci. Technol. 24 (2009) 105012 (8pp).
• [12] Tsormpatzoglou A. et. al.: Threshold Voltage Model for Short-Channel Undoped Symmetrical Double-Gate MOSFETs. IEEE Trans. Electron Dev., vol. 55, no. 9, 2008.
• [13] Corless R. M., Gonnet G. H., Hare D. E., Jeffrey G. D. J., Knuth D. E.: On the Lambert W function. Advances in Computational Mathematics, vol. 5 (1996), pp. 329-359.
• [14] ATLAS User's Manual, SILVACO Internalional, 2005.