PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Wpływ rozrzutu procesu technologicznego na parametry scalonych układów RF i jego redukcja przez autokalibrację

Identyfikatory
Warianty tytułu
EN
Influence of process variations on parameters of integrated RF circuits and its reduction using self-calibration methods
Języki publikacji
PL
Abstrakty
PL
Artykuł dotyczy problemu wpływu rozrzutu procesu technologicznego na parametry wysokoczęstotliwościowych scalonych układów RF do komunikacji bezprzewodowej. Dla zilustrowania skali tego wpływu, przedstawiono wyniki własnych symulacji niektórych bloków funkcjonalnych stosowanych w nadajniku/od bioniku (transceiver) dla technologii CMOS 0,35μm. Następnie, na podstawie najnowszej literatury omówiono wybrane, układowe metody automatycznego dostrajania (autokalibracji) parametrów syntezera częstotliwości z pętlą PLL, wejściowego wzmacniacza niskoszumnego LNA oraz mieszaczy z przemianą bezpośrednią i z częstotliwością pośrednią.
EN
The paper deals with impact of process variations on parameters of high frequency RF integrated circuits for wireless communication. To illustrate the scale of this impact some results of own simulation of selected functional blocks used in transceivers for CMOS 0.35 μm process were presented. Next, basing on recent publications the chosen methods of automatic tuning (self-calibration) of main parameters of frequency syntesizer with PLL, input low noise amplifier and down - conversion mixers using dedicated on-chip circuits, are reviewed.
Rocznik
Strony
137--145
Opis fizyczny
Bibliogr. 22 poz., rys.
Twórcy
autor
  • Instytut Technologii Elektronowej, Warszawa
Bibliografia
  • [1] Hooman Darabi, Shahla Khorram et al.: A 2.4-GHz CMOS Transceiver for Bluetooth. IEEE Journal of Solid-State Circuits vol 36 no 12, Dec 2001, pp. 2016-2024.
  • [2] Wenjan Sheng, et al.: A 3-V, 0.35 μn CMOS Bluetooth Receiver IC. IEEE Journal of Solid-State Circuits, vol 38, no 1, January 2003, pp. 30-42.
  • [3] Viswanathan T. R. et al.: Switched-Capacitor Frequency Control Loop. IEEE J. S. St. Circ., vol. SC-17, Aug. 1982, pp. 775-778.
  • [4] Hughes J., Bird N., Soin R.: Self-tuned RC-active fiters for VLSI. Electron. Lett., vol. 22, Sept. 1986, 19, pp 993-994.
  • [5] Loh K. H. et al.: A versatile digitally conrolled continuous-time filter structure with wide-range and fine resolution capability. IEEE Trans. Circ. Syst. II, vol. 39, May 1992, pp 265-276.
  • [6] Durham A. M., Hughes J. B., Redman-White W.: Circuit architectures for high linearity monolithic continuous-time filtering. IEEE Trans. Circ. Syst. II, vol. 39, Sept. 1992, pp. 651-657.
  • [7] Tsung-Hsien Lin, Yu-Jen Lai: An Agile VCO Frequency Calibration Technique for 10 GHz PLL. IEEE J. of Solid-State Circuits, vol.42, no 2, Feb.2007, pp. 340-349.
  • [8] Berny A. D., Niknejad A. M., Meyer R.: A 1.8 GHz LC VCO with 1.3 GHz Tuning Range and Digital Amplitude Calibration. IEEE Journal of Solid-State Circuits, vol. 40, no 4, April 2005, pp. 909-917.
  • [9] Aktas A., Ismail M.: CMOS PLL Calibration Techniques. IEEE Circuits & Devices Magazine, Sept./Oct. 2004, pp. 6-11.
  • [10] Che-Fu Liang, Shin-Hua Chen, Shen-Luan Liu: A Digital Calibration Technique for Charge Pumps in Phase-Locked Systems. IEEE J. of Solid-State Circuits, vol. 43, no 2. Feb. 2008, pp. 390-398.
  • [11] Liobe J., Geisler R., Margala M.: A Novel Application of FM-ADC Toward the Self-Calibration of Phase-Locked Loops. IEEE Trans. on Cir. & Syst.-I: Regular Papers, vol 55, no 9, Oct. 2008, pp. 2491-2504.
  • [12] Vaananen P., Mikkola N., Helio P.: VCO Design With On-Chip Calibration System. IEEE Trans. on Cir. & Systems -I: Regular Papers, vol. 53, no 10, Oct. 2006, pp. 2157-2166.
  • [13] Das T., Gopalan A., Washburn C.: Self-Calibration of Input-Match in RF Front-End Circuitry. IEEE Trans. on Cir. & Systems – II: Express Briefs, vol. 52, no 12, Dec. 2005, pp. 821-825.
  • [14] Wilson J., Ismail M.: Input match and load tank digital calibration of an inductively degenerated CMOS LNA. INTEGRATION, the VLSI Journal, vol. 42, 2009, pp. 3-9.
  • [15] Dufrene K., Boos Z., Weigel R.: Digital Adaptive IIP2 Calibration Scheme for CMOS Downconversion Mixers. IEEE J. of Solid-State Circuits, vol. 43, no 11, Feb.2008, pp. 2434-2445.
  • [16] Vahidfar M. B., Shoaei O.: A high IIP2 Mixer Enhanced by a New Calibration Technique for Zero-IF Receivers. IEEE Trans. on Cir. & Systems - II: Express Briefs, vol.55, no 3, March 2008, pp. 219-223.
  • [17] Chen M., Wu Y., Chang M.: Active 2nd-Order Intermodulation Calibration for Direct-Conversion Receivers. IEEE International Solid-State Circuits Conference ISSCC 2006, Session 25/RF/IF Circuits/25.4.
  • [18] Der L., Razavi B.: A 2GHz CMOS Image-Reject Receiver with LMS Calibration. IEEE J of Solid-State Circuits, vol. 38, no 2, Feb. 2003, pp. 167-175.
  • [19] Vitali S., Franchi E., Gnudi A.: RF I/Q Downconverter With Gain/Phase Calibration. IEEE Trans. on Cir. & Systems – II: Express Briefs, vol. 54. no 4, April 2007, pp. 367-371.
  • [20] Elmala M., Embabi S.: Calibration of Phase and Gain Mismatches in Weaver Image-Reject Receiver. IEEE J. of Solid-State Circuits, vol. 39, no 2, Feb.2004, pp. 283-289.
  • [21] Szymański A., Kurjata-Pfitzner E., Wąsowski J., Lesiński J.: The Self-calibrated IR Mixer with Low IF. Analog Integrated Circuits and Signal Processing, vol. 55, no 2, pp. 115-124, 2008.
  • [22] Kurjata-Pfitzner E., Szymański A.: Amplitude Comparator for Self-calibration Circuit of IR Mixer. Electronics and Telecommunications Quarterly, vol. 54, no 4, pp. 469-482, 2008.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA1-0039-0038
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.