Nierównomierne obciążenie procesorów w systemie wieloprocesorowym

• Autorzy: Taborek K. , Pogoda Z.

Warianty tytułu

EN

Irregular load of processors in multiprocessor system

• Konferencja: Krajowa Konferencja Elektroniki. 8 ; 7-10.06.2010 ; Darłówko-Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono przykład nierównomiernego obciążenia procesorów w systemie wieloprocesorowym ze wspólną pamięcią. Nieregularne obciążenie procesorów jest rozumiane w sensie różnej liczby zgłoszeń tych procesorów do pamięci globalnej oraz różnych intensywności tych zgłoszeń. Został zaproponowany bardzo użyteczny przypadek obciążenia nierównomiernego, którego zastosowanie w systemie wieloprocesorowym znacznie upraszcza analizę wydajności takiego systemu. Przedstawiono programową metodę generacji zgłoszeń procesorów w rzeczywistym systemie wieloprocesorowym. Zostały przedstawione schematy blokowe dwóch typów programów: dla procesora master i dla procesora s!ave.

EN

An example of irregular load of processors in multiprocessor system with common memory was presented in this paper. The irregular load of processors is meant as different numbers of requests of these processors to the global memory. Additionally, intensities of these requests must be different, too. A very useful event of the irregular load of processors was proposed. Application of this kind of load in multiprocessor system causes that performance analyse of this system is easier. Programmed method of generation of requests of processors in the real multiprocessor system was presented. Block diagrams of two types of programs: for master processor and for slave processor - were shown in figures.

Słowa kluczowe

PL

intensywność zgłoszeń; nierównomierne obciążenie; procesor; system wieloprocesorowy; wydajność systemu

EN

irregular load; multiprocessor system; processor; request rate; system performance

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 10
• Strony: 60--63
• Opis fizyczny: Bibliogr. 6 poz., rys., tab.

Twórcy

autor

Taborek K.

autor

Pogoda Z.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Чyeв Ю. B., ...: Ocnoвы иccлeдoвaния oпepaций в вoeннoй тexникe. Издaтeљcтвo “Coвeтsқoe Paдиo”, Mocқвa 1965.
• [2] Taborek K.: Układy arbitrażu w systemach wieloprocesorowych. Rozprawa doktorska, Gliwice 2002.
• [3] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Full Rotation of Priorities to the Highest one for Multiprocessor System. Proc. of 8th IEEE Workshop DDECS'05, Sopron, Hungary 2005.
• [4] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Cyclically Shifted Priorities for Multiprocessor System. IFAC Discrete-Event System Design (DESDes'06), Rydzyna, Poland 2006.
• [5] Taborek K., Pogoda Z.: Równomierne obciążenie procesorów w systemie wieloprocesorowym. VII KKE, Darłówko Wschodnie 2008.
• [6] Zieliński E.: Generatory liczb losowych. WNT, Warszawa 1972.