Wspomaganie projektowania masek technologicznych oprogramowaniem ISE-TCAD

• Autorzy: Kalinowski A. , Ruta Ł.

Warianty tytułu

EN

Design of the technological masks for VDMOS transistor, using ISE-TCAD simulation software

• Języki publikacji: PL

Abstrakty

PL

W pracy zaprezentowany został proces projektowania masek technologicznych służących do wykonania tranzystora VDMOS, wspomagany symulacjami z użyciem oprogramowania ISE-TCAD [1]. Dzięki wykorzystaniu powyższego oprogramowania, możliwe było zoptymalizowanie rozmiarów poszczególnych masek do procesów fotolitografii, pozwalających wykonać założony przyrząd. Celem pracy jest pokazanie jak poszczególne parametry procesów podczas wykonywania struktur półprzewodnikowych, wpływają na uzyskiwany efekt końcowy. Zastosowanie wspomnianego oprogramowania znacznie skróciło czas potrzebny na zaprojektowanie masek, a także umożliwiło dobranie ich optymalnych rozmiarów.

EN

Design of the technological masks for VDMOS transistor, using ISE-TCAD simulation software, is being presented in this paper [1]. By using the above software, it is possible to optimize masks for photolithography processes, needed for manufacturing the designed device. The aim of this paper is to show how each of the parameters affects the final result. The use of this software significantly reduced the time needed to design masks, and allowed to benefit of their optimum sizes.

Słowa kluczowe

PL

projektowanie; symulacje; ISE-TCAD; tranzystor VDMOS; maski technologiczne

EN

design; simulations; ISE-TCAD; VDMOS transistor; technological masks

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 1
• Strony: 64--66
• Opis fizyczny: Bibliogr. 10 poz., wykr.

Twórcy

autor

Kalinowski A.

autor

Ruta Ł.

• Politechnika Łódzka, Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych

Bibliografia

• [1] Manual do oprogramowania ISE - TCAD.
• [2] Darwish M. N., Board, K.: Optimization of breakdown yoltage and on-resistance of VDMOS transistors. Electron Devices, IEEE Transactions on vol. 31, 1984.
• [3] Kim M. J., Mukherjee S., Young J. C.: Improved ruggedness of a high-current yertical power DMOS. Electron Devices, IEEE Transactions on vol. 38, 1991.
• [4] Rey-Tauriac Y., Taurin M., Lhermite H., Bonnaud O.: Reliability oriented process and device simulations of power VDMOS transistors in Bipolar/CMOS/DMOS technology. Physical and Failure Analysis of Integrated Circuits, 2003. IPFA 2003. Proceedings of the 10th International Symposium, 2003.
• [5] Pavlovic Z., Manie I., Prijic Z.: Temperature distribution in VDMOS power transistor cells. Microelectronics, 1997. Proceedings., 1997 21st International Conference, vol. 1, 1997.
• [6] Podgórski J.: Analiza nowych struktur unipolarnych przyrządów półprzewodnikowych mocy. Politechnika Łódzka 2003.
• [7] Pavlovic Z., Manic I., Prijic Z., Stojadinovic N.: Influence of channel dopant concentration and temperature on low-voltage VDMOS transistor ON-resistance. Semiconductor Conference, 1998. CAS '98 Proceedings. vol. 1, 1998.
• [8] Praca Zbiorowa: Procesy technologiczne w elektronice półprzewodnikowej. Wydawnictwa Naukowo-Techniczne, Warszawa 1973.
• [9] Beck R. B.: Technologia krzemowa. Wydawnictwo Naukowe PWN, Warszawa 1991.
• [10] Liu Sanqing, Cao Guangjun, Ying Jianhua, Xu Yanzhong, Qin Zuxin: Design of double diffused structure power Ics Semiconductor Conference, 1995. CAS'95 Proceedings, 1995.