Zakłócenia w układach cyfrowych : mechanizmy i metody pomiaru

• Autorzy: Hasse L. , Kołodziejski J. F. , Piasecki J. , Spiralski L.

Warianty tytułu

EN

Noise in digital circuits : mechanisms and methods of measurement

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono mechanizmy powstawania i sposoby pomiaru podatności układów cyfrowych na zakłócenia. Zaprezentowano metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego z możliwością ograniczenia szerokości pasma stymulującego sygnału szumowego. Opisano opracowane modele symulacyjne i przykładowe wyniki badań potwierdzające efektywność zaproponowanej metody.

EN

The mechanisms of noise origin and methods of noise susceptibility of digital circuits measurement have been described. The new method of dynamic noise immunity of digital circuits measurement using standard noise signal as a stimulus with a possibility of noise bandwidth filtering was proposed. Presented elaborated simulation models and results of measurement confirm the effectiveness of the proposed method.

Słowa kluczowe

PL

układy cyfrowe; szumy; odporność dynamiczna na zakłócenia

EN

digital circuits; noise; dynamic noise immunity

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2002
• Tom: Vol. 43, nr 6
• Strony: 13--16
• Opis fizyczny: Bibliogr. 6 poz., rys., wykr.

Twórcy

autor

Hasse L.

autor

Kołodziejski J. F.

autor

Piasecki J.

autor

Spiralski L.

• Katedra Aparatury Pomiarowej, Wydział ETI PG,

Bibliografia

• 1. L. Hasse, Z. Karkowski, A. Konczakowska, J. Kołodziejski, L. Spiralski: Zakłócenia w aparaturze elektronicznej, Radioelektronik, Warszawa 1995.
• 2. J. F. Kołodziejski: Nowe metody badań kompatybilności elektromagnetycznej urządzeń i układów elektronicznych. Zeszyty Naukowe PŁ, Elektryka, z. 1 2001, s. 1-12.
• 3. J. Piasecki, L. Spiralski, L. Hasse: Sposób badania odporności na zakłócenia dynamiczne elektronicznych układów cyfrowych, Zgłoszenie patentowe P. 344507 z 13.12.2000.
• 4. J. Piasecki, L. Spiralski, L. Hasse: Sposób badania odporności na zakłócenia dynamiczne elektronicznych układów cyfrowych - wersjali, Zgłoszenie patentowe P. 352567 z 1.03.2002.
• 5. COMSIS 7.0. User's guide, vol. 1/3, IPSIS, France, 1998, with Complement to User's Quide Models Integrated in Version 8.6, 2001.
• 6. Low Voltage CMOS Logic, Data Book, Texas lnstruments, 1997, s. 7.31-7.34.