Diagnostyka układów elektronicznych z magistralą testującą

• Autorzy: Borkowska M. , Gonera M. , Kern J.

Warianty tytułu

EN

Diagnostics of the electronic circuits equiped with test bus

• Języki publikacji: PL

Abstrakty

PL

Omówiono diagnostykę współczesnych układów elektronicznych poprzez wprowadzenie do konstrukcji struktur ułatwionego testowania. Przedstawiono architekturę magistral testujących serii IEEE 1149. Omówiono prace prowadzone w PIE w zakresie własności i aplikacji tej magistrali.

EN

Problems of the diagnostics of the modern electronic circuits and the way to solve them by means of design for testability structures are presented. The architecture of the test buses IEEE 1149 series is shown. Properties of the bus and their applications are the subject of the works in the Industrial Institute of Electronics. The results are presented.

Słowa kluczowe

PL

diagnostyka układów elektronicznych; struktury ułatwionego testowania; magistrala testująca

EN

diagnostics of electronic circuits; digital circuits; mixed-signal circuits; test bus; test access port; boundary scan controller

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2002
• Tom: Vol. 43, nr 12
• Strony: 8--11
• Opis fizyczny: Bibliogr. 6 poz., rys., wykr.

Twórcy

autor

Borkowska M.

autor

Gonera M.

autor

Kern J.

• Przemysłowy Instytut Elektroniki, Warszawa,

Bibliografia

• 1. IEEE Standard Test Access Port and Boundary-Scan Architecture. IEEE Std 1149.1-1990.
• 2. IEEE Standard for Mixed-Signal Test Bus, IEEE Std 1149.4-1999.
• 3. Borkowska M.: Metody testowania wbudowanych układów analogowych za pomocą mieszanej sygnałowo magistrali IEEE Std 1149.4. Krajowy Kongres Metrologii KKM 2001. Warszawa 24-27.06.2001, t. I, ss. 185-188.
• 4. Gonera M. i inni: Badania skuteczności detekcji niezdatności i lokalizacji uszkodzeń w mikroelektronicznych układach analogowo-cyfrowych zawierających specjalizowaną magistralę diagnostyczną. Prace PIE, nr 134. Warszawa, 1998.
• 5. Kern J.: Sprawdzanie sterowników portu testowego w układach scalonych z brzegową ścieżką testującą, X Krajowa Konferencja N. T „Zastosowanie Mikroprocesorów w Automatyce i Pomiarach, Warszawa, październik 1996.
• 6. Kern J.: System testowania układów z portem testowym IEEE 1149.1, Prace PIE, z. 128, ss. 28-45, Warszawa 1997; 9.