Współczesne przetworniki a/c wykonywane w technologii CMOS

• Autorzy: Wawryn K. , Suszyński R.

Warianty tytułu

EN

An overview of CMOS a/d converters

• Konferencja: Krajowa Konferencja Elektroniki. 1 KKE ; 10-12.06.2002 ; Dźwirzyno, Polska
• Języki publikacji: PL

Abstrakty

PL

W pracy zostały przedstawione przetworniki analogowo/cyfrowe wytwarzane w technologii CMOS. Dokonana została klasyfikacja przetworników ze względu na dokładność i szybkość przetwarzania. Omówione zostały typowe dla danej klasy przetworniki, a następnie ich parametry zostały zestawione w tabeli i skomentowane.

EN

In the paper an overview of CMOS analog/digital converter architectures has been presented. The a/d coverters have been classified with respect to performance accuracy and throughput rate. Several converter architectures have been described and a broad range of performance parameters has been compared and discussed.

Słowa kluczowe

PL

przetwornik A/C; układy CMOS; szybkość przetwarzania; kwantyzacja; rozdzielczość

EN

A/D converter; CMOS circuits; throughput speed; quantisation; resolution

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2002
• Tom: Vol. 43, nr 7/8
• Strony: 9--14
• Opis fizyczny: Bibliogr. 29 poz., rys., tab., wykr.

Twórcy

autor

Wawryn K.

• Wydział Elektroniki, Politechnika Koszalińska

autor

Suszyński R.

• Wydział Elektroniki, Politechnika Koszalińska

Bibliografia

• 1. Sheingold D. H.: Analog-digital conversion handbook. Analog Devices, Inc., 1972.
• 2. Maloberti F.: Data converters. in Soin R. S., Maloberti F., Franca J.: Analogue-digital ASICS circuit techniques, design tools and applications. Peter Peregrinus Ltd., Exeter, 1991.
• 3. Plassche R.: Scalone Przetworniki Analogowo-Cyfrowe i Cyfrowo-analogowe, Wydawnictwa Komunikacji i Łączności, Warszawa 1997.
• 4. Aasnaes H. B., Harrison Th. J.: Triple play speed A/D conversion, Electronics, pp. 69-72, April 1968.
• 5. Li P. W., Chin M. J., Gray P. R., Castello R.: A ratio independent algorithmic analog-to-digital conversion technique. IEEE J. Solid-State Circuits, vol. SC-19, s. 828-836, 1984.
• 6. Nairn D. G., Salama C. A. T.: High-resolution current mode a/d converters using active current mirrors. Electronics Letters, vol. 24, s. 1331-1332, 1988.
• 7. Nairn D. G., Salama C. A. T.: A ratio independent algorithms analog-to-digital converter combining dynamic techniques, IEEE Trans. Circuits and Systems, vol. CAS-37, s. 319-325, 1990.
• 8. Deval P., Robert J., Declercq M. J.: A 14 bit CMOS a/d based on dynamic current memories. Proc IEEE Custom Integrated Circuits Conf., s. 24.2.1-24.2.4., 1991.
• 9. Fong K. L., Salama C. A. T.: Low-power current-mode algorithmic ADC. Proc. IEEE Int. Symp. Circuits and Systems, vol. 5, s. 473-476, 1994.
• 10. Nairn D.: Algorithmic and pipelined a/d converters. in Toumazou C, Hughes J. B., Battersby N. C.: Switched-currents an analogue technique for digital technology. Peter Peregrinus Ltd., London, 1993.
• 11. Temes G. C.: High-accuracy pipeline a/d converter configuration. Electronics Letters, vol. 17, s. 762-763, 1985.
• 12. Robert J, Deval P., Wegmann G.: Novel CMOS pipelined a/d converter architecture using current mirrors. Electronics Letters, vol. 25, s. 691-692, 1989.
• 13. Deval P., Wegmann G., Robert J.: CMOS pipelined a/d converter using current devider, Electronics Letters, vol. 25, s. 1341-1343, 1989.
• 14. Real P, Robertson D. H., Mangelsdorf C. W., Tewksbury T. L.: A wide-band 10-b 20Ms/s pipelined ADC using current mode signals. IEEE J. Solid-State Circuits, vol. SC-26, s. 1103-1109, 1991.
• 15. Zhang L., Sculley T., Fiez T.: A 12 bit, 2 V current mode pipelined a/d converter using a digital CMOS process. Proc. IEEE Int. Symp. Circuits and Systems, vol. 5, s. 369-372, 1994.
• 16. K. Wawryn., Układy z przełączanymi prądami, WNT 1997.
• 17. B. Peetz, B. Hamilton, J. Kang: An 8-bit 250 Megasample per second analog-to-digital converter: operation without a sample-and-hold, IEEE Journal of Solid-State Circuits, vol. SC-21, pp. 997-1002, Dec. 1986.
• 18. Y. Fujita, E. Masuda, S. Sakamoto, T. Sakaue, Y. Sato: A bulk CMOS 20 Ms/s 7-b flash ADC, ISSCC Digest of Technical Papers, pp. 56, 57, February 1984.
• 19. A. Dwingwall: Monolithic expandable 6-bit 20 MHz CMOS/SOS A/D converter, IEEE Journal of Solid-State Circuits, vol. SC-14, pp. 926-932, Dec. 1979.
• 20. B. Zojer, B. Astegher, H. Jessner, R. Petschacher: A 10-b 75 MHz subranging A/D converter, IEEE Journal of Solid-State Circuits, vol. 25, pp 1339- 1346, December 1990.
• 21. N. Fukushima, T. Yamada, N. Kumazawa, Y. Hasegawa, M. Soneda: A CMOS 8-bit 40 MHz 2-step parallel A/D converter with 105 mW power consumption, ISSCC Digest of Technical Papers, pp. 14-15, February 1989.
• 22. M. Ishikawa, T. Tsukahara: An 8-bit 40 MHz CMOS subranging ADC with pipelined wideband S/H, ISSCC Digest of Technical Papers, pp. 12-13, February 1989.
• 23. A. Dingwall, V. Zazzu: An 8 MHz CMOS subranging 8-bit A/D converter, IEEE Journal of Solid-State Circuits, vol. SC-20, pp. 1138-1143, Dec. 1985.
• 24. T. Shimizu, M. Hotta, K. Maio: A 10-bit MHz two-step parallel ADC with internal S/H, ISSCC Digest of Technical Papers, pp. 224-225, February 1988.
• 25. M. Ishikawa, T. Tsukahara: An 8-bit 50 MHz CMOS subranging A/D converter with pipelined wide-band S/H, IEEE Journal of Solid-State Circuits, vol. SC-24, 1485-1491, December 1989.
• 26. S. H. Lewis, H. S. Fetterman, G. F. Gross Jr., R. Ramachandran, T. R. Viswanathan: A 10-b 20-Msample/s analog-to digital converter IEEE Journal of Solid-State Circuits, vol. 27, pp. 351-358, March 1992.
• 27. M. V. Kulluri: A 12-bit 500 nsec subranging ADC, IEEE Journal of Solid-State Circuits, vol. SC-24, pp. 1498-1505, December 1989.
• 28. R. Jewett, J. Corcoran, G. Steinbruch: A 12b 20Ms/s ripple through ADC ISSCC Digest of Technical Papers, pp. 34, 35, February 1992.
• 29. V. Valencic, P. Deval: A 750 ksample/s 8-bit low-power pipelined A/D converter, Dogest of Technical Papers, ESSCIRC 1988, Manchester UK, pp. 42-45, Sept. 1988.