Ocena wydajności procesorów wbudowanych w układy FPGA

• Autorzy: Sondej T. , Zagoździński L. , Pełka R.

Warianty tytułu

EN

Evaluation of performance of processors embedded in FPGAs systems

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.

EN

This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.

Słowa kluczowe

PL

układy cyfrowe; procesor sprzętowy; procesor programowy; benchmark; system-on-chip; FPGA

EN

digital systems; hard-processor; soft-processor; benchmark; FPGA; system-on-chip

• Wydawca: Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
• Czasopismo: Biuletyn Wojskowej Akademii Technicznej
• Rocznik: 2006
• Tom: Vol. 55, nr sp.
• Strony: 27--42
• Opis fizyczny: Bibliogr. 20 poz., wykr.

Twórcy

autor

Sondej T.

autor

Zagoździński L.

autor

Pełka R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, 00-908 Warszawa, ul. S. Kaliskiego 2

Bibliografia

• [1] R. Lysecky, F. Vahid, A Study of the Speedups and Competitiveness of FPGA Soft Processor Cores using Dynamic Hardware/Software Partitioning, Design, Automation and Test in Europe, 2005, 18-23.
• [2] M. Bolado, J. Castillo, H. Posadas, P. Sanchez, E. Villar, C. Sanchez, P. Blasco, H. Fouren, Using open source cores in real applications, Conference on Design of Circuits and Integrated Systems, 2003, 683-688.
• [3] P. Yiannacouras, J. Rose, J. G. Steffan, The microarchitecture of FPGA-Based Soft Processors, Conference on Compilers, Architecture and Synthesis for Embedded Systems, 2005, 202-212.
• [4] B. H. Fletcher, FPGA embedded processors, Revealing true system performance, Embedded Systems Conference, 2005, ETP-367.
• [5] Y. Jin, N. Satish, K. Ravindran, K. Keutzer, An Automated Exploration Framework for FPGA-Based Soft Multiprocessor Systems, Proceedings of the 2005 International Conference on Hardware/Software Codesign and System Synthesis, 2005, 273-278.
• [6] R. Enzler, M. Platzner, C. Plessl, L. Thiele, G. Tröster, Reconfigurable processors for handhelds and wearables: Application analysis, Proceedings of SPIE, vol. 4525, 2001, 135-146.
• [7] R. Enzler, C. Plessl, M. Platzner, System-Level Performance Evaluation of Reconfigurable Processors, Elsevier Journal on Microprocessors and Microsystems, 29(2/3), 2005, 63-73.
• [8] F. Plavec, B. F. Zvonko, G. Vranesic, S. D. Brown, Experiences with soft-core processor design, Proceedings of the 19th IEEE International Parallel and Distributed Processing Symposium, 2005, 167b.
• [9] M. R. Guthaus, J. S. Ringenberg, D. Ernst, T. M. Austin, T. Mudge, R. B. Brown, MiBench: A free, commercially representative embedded benchmark suite, 4th Annual Workshop on Workload Characterization, 2001.
• [10] M. Hübner, K. Paulsson, J. Becker, Parallel and Flexible Multiprocessor System-On-Chip for Adaptive Automotive Applications based on Xilinx MicroBlaze Soft-Cores, Proceedings of the 19th IEEE International Parallel and Distributed Processing Symposium, 2005, 149a.
• [11] S. H. Lee, I. K. Kim, L. Choi, Branch Predictor Design and Performance Estimation for a High Performance Embedded Microprocessor, Design Automation Conference, 2003, 519-522.
• [12] J. Zhenyu, M. Sindhwani, T. Srikanthan, RTOS acceleration on soft-core processors using instruction set customization, Proceedings of the Field-Programmable Technology Conference, 2004, 371-374.
• [13] E. J. Marinissen, V. Iyengar, K. Chakrabarty, A set of benchmarks for modular testing of SOCs, Proceedings of IEEE International Test Conference, 2002, 519-528.
• [14] J. Z. Ping, Review of benchmarking computer systems, http://www.comp.nus.edu.sg/~jiangzp/research/, 2005.
• [15] J. Becker, M. Vorbach, Architecture, Memory and Interface Technology Integration of an Industrial/Academic Configurable System-on-Chip (CSoC), IEEE COMPUTER SOCIETY ANNUAL Symposium ON VLSI, 2003.
• [16] C. Bolchini, A. Miele, F. Salice, D. Sciuto, A model of soft error in generic IP processors, IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2005, 334-342.
• [17] A. N. Sloss, D. Symes, C. Wright, ARM System Developer's Guide, Elsevier 2004.
• [18] AT91RM9200 ARM920T-based Microcontroller, Atmel Data Sheet, Rev. 1768F-ATARM-30-May-06.
• [19] D. Stranneby, Digital Signal Processing: DSP and Applications, Stranneby, 2001.
• [20] TMS320VC5502 Fixed-Point Digital Signal Processor, Data Manual, Texas Instruments, Literature Number: SPRS166E.