Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA

• Autorzy: Szplet R. , Jachna Z. , Kalisz J.

Warianty tytułu

EN

Integrated time counter with 50 ps resolution in reprogrammable FPGA device

• Języki publikacji: PL

Abstrakty

PL

Opisano budowę, zasadę działania oraz wyniki badań scalonego licznika czasu o rozdzielczości 50 ps i niepewności pomiarowej poniżej 60 ps. Do pomiaru odcinka czasu użyto metodę interpolacji dwustopniowej. W pierwszym stopniu interpolacji wykorzystano zegar wielofazowy, a w drugim cyfrowe linie opóźniające. Licznik czasu został wykonany w reprogramowalnym układzie FPGA (Field Programmable Gate Array). Artykuł zawiera również opis oprogramowania diagnostycznego umożliwiającego kalibrację licznika, wykonywanie pomiarów oraz gromadzenie, przetwarzanie i zobrazowanie wyników pomiarów.

EN

This paper describes the design, operation and test results of an integrated time counter with a 50 ps resolution and the standard measurement uncertainty below 60 ps. The time interval is measured with the use of the two-stage interpolation method. A multiphase clock and digital delay lines are used in the first and second stages of interpolation, respectively. Time counter is implemented in a single reprogrammable FPGA (Field Programmable Gate Array) device. Additionally, we describe the control/diagnostic software that allows calibration of the counter, measurement control as well as, processing and displaying of measurement data.

Słowa kluczowe

PL

metrologia czasu; pomiar odcinka czasu; rozdzielczość pikosekundowa; konwerter czas-liczba; układy programowalne

EN

time metrology; time interval measurement; picosecond resolution; time-to-digital converter; TDC; programmable devices

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2006
• Tom: Vol. 47, nr 9
• Strony: 41--45
• Opis fizyczny: Bibliogr. 6 poz., rys., wykr.

Twórcy

autor

Szplet R.

autor

Jachna Z.

autor

Kalisz J.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Warszawa

Bibliografia

• [1] Kalisz J.: Review of methods for time interval measurements with picosecond resolution. Metrologia, vol. 41, no 1, 2004.
• [2] Szymanowski R., Kalisz J.: Field programmable gate array time counter with two-stage interpolation. Rev. Sci. Instrum., vol. 76, 2005.
• [3] Mantyniemi A., Rahkonen T., Kostamovaara J.: A high resolution digital CMOS time-to-digital converter based on nested delay locked loops. Proc. IEEE Int. Symp. Circuits and Systems IS-CAS'99, vol. 2, 1999.
• [4] Nutt R.: Digital time intervalometer, Rev. Sci. Instrum., vol. 39, 1968.
• [5] Kalisz J., Pawtowski M., Pełka R.: Error analysis and design of the Nutt time-interval digitiser with picosecond resolution. J. Phys. E: Sci. Instrum., vol. 20, 1987.
• [6] Kalisz J., Szplet R., Pełka R., Poniecki A.: Single-chip interpolating time counter with 200-ps resolution and 43-s range. IEEE Trans. Instrum. Meas. Vol. 46, 1997.