PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Architektuira MISD procesorów specjalizowanych w systemach wizyjnych czasu rzeczywistego na tle aktualnych prac badawczych

Autorzy
Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
EN
The MIDS architecture of specialised processors in the real-time vision systems on the background new searching works
Języki publikacji
PL
Abstrakty
PL
W pracy przedstawiono przegląd publikacji dotyczących specjalizowanych procesorów i architektur, przeznaczonych do realizacji operacji przetwarzania obrazów. Podstawowym aspektem rozważań jest czas przetwarzania danych wizyjnych i z tego punktu widzenia na szczególne wyróżnienie zasługuje nie stosowana wcześniej architektura MISD (ang. Multiple Instruction - stream Single Data - stream). W przeglądzie uwzględniono szereg aspektów stosowania procesorów specjalizowanych, od specjalnego konstruowania algorytmow, przeznaczonych do implementacji w strukturach sprzętowych, aż po omówienie współczesnych nurtów konstruowania układów programowalnych FPGA, będących płaszczyzną technologiczną implementacji procesorów specjalizowanych.
EN
This paper presents new searching works for real - time visions systems. In particular the paper show many publications connected with CCD chips and video signal standards, analog image to digital signal convert, real-time visions systems, algorithms for image computation (to implementation in the VLSI and FPGA chips), parallel and multiprocessors vision systems architecture, dedicated pipelined architecture of specialised hardware processors, and implementation specialised processors in the FPGA chips. On this background author presents results of his searching works. These searching works consisted in striving after parallel arrangement of image preprocessing computations, by selection of such computational elements (processors) and such a transmission between them (architecture), that the total computation time was the least possible. Structures of specialised hardware processors have been worked out, whose internal diagram univocally defines the type of only one image pre-processing operation (realised in hardware) and allows for considerable shortening of the time of the operation. To verify the concept the following procesors have been worked out: look - up - table, median filter, convolver, logic processor, and morphological processor. The implementation of these processors in programmable FPGA structures allows for dynamic change of image processsing functions in the course of normal operation of the system. As a results of the work described, a concept of universal reconfigurable processor has been developed, in which one can implement any desired operation of image pre-processing from the system bus level). The concepts presented have been verified by experiments, using processors implemented in FPGA structures. The work presented is a contribution to world wide intense research on developing user dedicated "Custom Computing Machines" and "Reconfigurable Computers".
Rocznik
Strony
251--277
Opis fizyczny
Bibliogr. 366 poz.
Twórcy
autor
  • Katedra Elektroniki, Akademia Górniczo-Hutnicza im. S. Staszica w Krakowie
Bibliografia
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA1-0001-0765
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.