Tytuł artykułu
Autorzy
Identyfikatory
Warianty tytułu
Synteza schematów logicznych FPGA
Języki publikacji
Abstrakty
The method of synthesis of discrete devices is considered in the present paper. The method generates the description of the device with matrix srtucture in the elements base {AND, NOT, ADDER} on the bases of analytical and tabular forms of functional relationships. The practical realization of the algorithm that generates VHDL device description is given and examples are demonstrated.
W artykule rozpatruje się metodę syntezy urządzeń logicznych. Metoda ta generuje opisy urządzenia o strukturze macierzowej składającego się z elementów typu {AND, NOT, ADDER} na podstawie funkcjonalnych zależności analitycznych oraz tabularycznych. Przedstawiono przykłady i algorytm do generowania opisów urządzenia w języku VHDL.
Wydawca
Rocznik
Tom
Strony
25--27
Opis fizyczny
Bibliogr. 6 poz., tab., wykr.
Twórcy
autor
autor
autor
- National Academy of Sciences of Ukraine, Institute for Modeling in Energy Engineering, Ukraina
Bibliografia
- [1] Szajna J.: The Development of Digital Systems Using Logical Programming. Zielona Góra, 1999.
- [2] Chernyshov Y.: Methods of optimization of combinational devices. Moscow, Soviet radio, 1977.
- [3] Pukhov G. Ye., Yevdokimov V. F., Sinkov M. V.: Digit-analogous computers. Moscow, Soviet radio, 1978.
- [4] Zhukov I. A., Plushch Yu. A.: Mathematical models of calculation structures of functional-oriented operational units. Preprint No 95-461 IPME NAS Ukraine, Kiev, 1995.
- [5] Yevdokimov V. F., Stasyuk A. I.: Parallel calculation structures based on digit methods. Kiev, "Naukova dumka", 1987.
- [6] IEEE standard VHDL Language Reference Manual. IEEE std. 1076-1993. The Institute of Electrical and Electronic Engineers, 1994.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA0-0026-0007