Stream-based cores mapping strategies dedicated to Networks on Chip architecture

• Autorzy: Mąka T. , Dziurzański P.

Warianty tytułu

PL

Odwzorowanie rdzeni wykorzystujących strumieniową transmisję danych do architektury sieci wewnątrzukładowej

• Języki publikacji: EN

Abstrakty

EN

A new characteristic for measurement of Network on Chip architecture is proposed in this work. This characteristic, named multiplicity factor, depending on its parameter, can be used for obtaining the architecture with low number of connections or contention level. Experimental results, based on the popular iLBC speech decoder, confirm the usability of the proposed characteristic.

PL

W artykule została wprowadzona nowa miara jakości rozmieszczenia bloków własności intelektualnej w strukturze sieci wewnątrzukładowej. Proponowany parametr, nazwany współczynnikiem krotności, w zależności od parametru może zostać wykorzystany do otrzymania struktury ze zmniejszoną liczbą połączeń lub poziomem konfliktów. Badania eksperymentalne, przeprowadzone dla dekodera mowy iLBC, potwierdzają użyteczność proponowanego podejścia.

Słowa kluczowe

EN

network on chip; NoC; stream-based algorithms; in-chip transfers; multiplicity factor

PL

sieci wewnątrzukładowe; algorytmy strumieniowe; transfery wewnątrzukładowe; współczynnik krotności

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2007
• Tom: Vol. 48, nr 7
• Strony: 8--11
• Opis fizyczny: Bibliogr. 8 poz., wykr.

Twórcy

autor

Mąka T.

autor

Dziurzański P.

• Politechnika Szczecińska, Wydział Informatyki

Bibliografia

• [1] Andersen S.V., et al.: iLBC - A linear predictive coder with robustness to packet losses, IEEE Speech Coding Workshop, 2002, pp. 23-25.
• [2] Bjerregaard T., Mahadevan S.: A Survey of Research and Practices of Network-on-Chip, ACM Computing Surveys (CSUR), vol. 38, 2006, Article 1.
• [3] Dally W. J., Towels B., Route Packets, Not Wires: On-Chip Interconnection Networks, 38th ACM IEEE Design Automation Conference (DAC), 2001, pp. 684-689.
• [4] Dziurzanski P., Maka T.: Networks on Chip paradigm for iLBC speech decoder, Measurement, Automation and Control, nr 7, 2007 (accepted).
• [5] Kavaldjiev N., et al.: Routing of guaranteed throughput traffic in a network-on-chip, Technical Report TR-CTIT-05-42 Centre for Telematics and Information Technology, University of Twente, Enschede, 2005.
• [6] Li M., Zeng Q.A., Jone W. B.: DyXY: a proximity congestion-aware deadlock-free dynamic routing method for network on chip, 43rd ACM IEEE Design Automation Conference (DAC), 2006, pp. 849-852.
• [7] Ogras U. Y., Marculescu R.: Prediction-based Flow Control for Network-on-Chip Traffic, 43rd ACM IEEE Design Automation Conference (DAC), 2006, 839-844.
• [8] Smit G. J. M., et al.: Efficient Architectures for Streaming DSP Applications, Dynamically Reconfigurable Architectures, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IBFI), Schloss Dagstuhl, Germany, 2006.