Transparentne testowanie pamięci RAM wykorzystujące technikę testów symetrycznych

• Autorzy: Mrozek I. , Jarmolik W.

Warianty tytułu

EN

Symmetric transparent tests for RAMs

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono strategię testowania pamięci w technice BIST, wykorzystującą symetryczne testy pamięci. Technika symetrycznych testów pamięci gwarantuje, iż proces testowania odbywa się w niezwykle efektywny i szybki sposób. Jej wykorzystanie pozwala zmniejszyć złożoność procesu testowania o ok. 30% w porównaniu ze standardową metodą testowania transparentnego, opartą na sygnaturze odniesienia. Fakt ten ma niezwykle istotne znaczenie, jeśli weźmie się pod uwagę bieżące i przyszłe rozmiary używanych pamięci.

EN

Computer systems play a significant role almost in each area of life. Therefore we have to ensure their correct working. One of the most important components of each computer system is its memory. So, it is very important to identify a memory fault as soon as it occurs. Memory fault can take place at any time. Therefore we have to test the memory while booting system and periodical when the computer system is in use. In the first case (sometimes in the second case too) we can use a non-transparent memory test, in second case we should use transparent memory test. In this paper we would like to present symmetric version of transparent memory tests which allow us to reduce about 30% the time of the process of memory testing in comparing with the standard non symmetric methods.

Słowa kluczowe

PL

testowanie pamięci; transparentne testy pamięci; testy krokowe; symetryczne testy pamięci; BIST

EN

memory tests; transparent tests; march tests; symmetric tests; BIST

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2007
• Tom: Vol. 48, nr 2
• Strony: 28--31
• Opis fizyczny: 35, Bibliogr. 11 poz.

Twórcy

autor

Mrozek I.

autor

Jarmolik W.

• Politechnika Białostocka, Wydział Informatyki

Bibliografia

• [1] Sokół B., Mrozek I., Yarmolik V. N.: Impact of the Address Changing on the Detection of Pattern Sensitive Faults. Information Processing and Security Systems, Springer 2005, pp. 217-225.
• [2] Marinissen E. J., Prince B., Keitel-Schulz D., Zorian Y.: Challenges in Embedded Memory Design and Test. DATE 2005, pp. 722-727.
• [3] Sokół B., Mrozek I., Yarmolik V. N.: Transparent March Tests to effective Pattern Sensitive Faults Detection. EAST-WEST DESIGN & TEST WORKSHOP - EWDTW'04, Jałta, Ukraina 22-26 września 2004, ss. 166-171.
• [4] Van de Goor A. J.: Testing Semiconductor Memories. Theory and Practice, Chichester, John Wiley & Sons, 1991.
• [5] Koeneman B.: Oral presentation, Design For Testability Workshop, Vail Colo, Apr. 1986.
• [6] Nicolaidis M.: Transparent BIST for RAMs. Int. Test Conference - 1992, pp. 598-607.
• [7] Yarmolik V. N., Hellebrand S., Wunderlich H. J.: Symmetric Transparent BIST for RAMs. Proc. of Design and Test in Europe (DATE'99), Munich, March, 1999, pp. 702-707.
• [8] Mrozek I.: Wykrywanie i lokalizacja uszkodzeń pamięci RAM oparte o transparentne testy pamięci, rozprawa doktorska, Wydział Informatyki, Politechnika Białostocka, 2004.
• [9] Burns A., Wellings A.: Real time systems and programming languages (3rd Edition). Addision Wesley Longmain, 2001.
• [10] Lewis W. D.: Fundamentals of Embedded Software. Printice Hall 2002.
• [11] Mrozek I., Yarmolik V. N.: Detection of Pattern Sensitive Faults based on transparent march tests. Mixed Design of Integrated Circuits and Systems, proc. 10th International Conference pp. 542-545, Łódź 26-28 June 2003 - MIXDES'03.