Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem

• Autorzy: Czerwiński R.

Warianty tytułu

EN

State assignment: logic level minimization with overcoding

• Konferencja: Krajowa Konferencja Elektroniki. 5 ; 12-14.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono oryginalny sposób kodowania stanów synchronicznych automatów sekwencyjnych ukierunkowany na minimalizację liczby warstw logicznych bloku przejść. Istota zaproponowanego pomysłu polega na przypisywania odpowiednim parom stanów reprezentacji binarnej o odległości kodowej równej jeden. Idea metody kodowania polega na wydłużaniu długości słowa, co prowadzi do minimalizacji liczby warstw bloku przejść. Wykorzystanie tablicy rozkładu implikantów oraz analiza pierwotnych i wtórnych warunków sklejenia umożliwia dopasowanie struktury układu sekwencyjnego do struktury matrycowego układu programowalnego, którego rdzeń stanowi struktura AND/OR typu PAL.

EN

The paper presents a novel method of FSM state coding. The method is oriented towards logic minimization of the transition block. The essence of the method consists in assigning code words that differ only in one position, to appropriate pairs of states. This way elements of synthesis, supposed to improve logic minimization, are introduced into the coding process. One of the main ideas is also to lengthen the code word, if necessary. The paper introduces the concept of Implicant Distribution Table, and defines Primary and Secondary Merging Conditions. Analysis of the Implicant Distribution Table with the Primary and Secondary Merging Conditions makes it possible to effectively map FSM-s onto PAL-based CPLD-s.

Słowa kluczowe

PL

synteza logiczna; kodowanie stanów synchronicznych; automat sekwencyjny; CPLD; PAL

EN

logic synthesis; state assignment; finite state machine; FSM; CPLD; PAL

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2006
• Tom: Vol. 47, nr 11
• Strony: 26--28
• Opis fizyczny: Bibliogr. 10 poz.

Twórcy

autor

Czerwiński R.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Ashar P., Newton R.: Sequential logic synthesis. Kluwer Academic Publishers, 1992.
• [2] Czerwinski R., Kania D.: Metody kodowania stanów automatów sekwencyjnych oparte na wyborze aktywności wyjść. RUC'2003, Szczecin 2003, pp. 9-16.
• [3] Czerwiński R., Kania D.: State assignment for PAL-based CPLDs. Proc. of Euromicro Symposium on Digital System Design, 2005, pp. 127-134.
• [4] Czerwiński R., Kania D., Kulisz J.: Kodowanie stanów pod kątem redukcji liczby warstw logicznych. KKE'2005, Darłówko Wschodnie 2005, pp. 513-518.
• [5] Czerwiński R., Kania D., Kulisz J.: FSMs state encoding targeting at logic level minimization. Biuletyn obcojęzyczny Polskiej Akademii Nauk, w druku.
• [6] De Micheli G.: Synthesis and optimization of digital circuits. McGraw-Hill Inc., 1994.
• [7] Lala P. : An algorithm for the state assignment of synchronous sequential circuits. Electronics Letters, vol. 14, no 6, pp. 199-201, March 1978.
• [8] MCNC: LGSynth'91 benchmarks. Collaborative Benchmarking Laboratory, Department of Computer Science at North Carolina State University, http://www.cbl.ncsu.edu/.
• [9] Villa T., Sangiovanni-Vincentelli A.: NOVA: State assignment for finite state machines for optimal two-level logic implementation. IEEE Trans. on Computer-Aided Design, vol. 9, pp. 905-924, 1990.
• [10] Yang S.: Logic Synthesis and Optimization Benchmarks User Guide. Microelectronic Center of North Carolina, ver. 3.0, 1991.