Diagnostyka uszkodzeń w systemach SoC oparta na monitorowaniu średniej wartości prądu /DD

• Autorzy: Dziurdzia P.

Warianty tytułu

EN

Defects diagnostic in SoC based on monitoring of mean value of /DD current

• Konferencja: Krajowa Konferencja Elektroniki. 5 ; 12-14.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono możliwości wykorzystania monitorowania średniej wartości prądu /DD do śledzenia poprawnego funkcjonowania systemów SoC. Zaprezentowano zalety monitorowania prądu /DD do wykrywania błędów dynamicznych związanych z naruszeniem szybkości narastania i opadania sygnałów zegarowych, skutkujących następnie zwiększonymi czasami propagacji. Przedstawiono również wpływ uszkodzeń trwałych, objawiających się zwiększonymi pojemnościami pasożytniczymi lub zmniejszonymi rezystancjami pomiędzy węzłami układu na przebieg sygnałów napięciowych i odpowiadających im wartościom średniego prądu /DD.

EN

In the work possible applications of monitoring of mean value of lt current to following up SoC operation is shown. Benefits of /DD rent monitoring in detecting timing constraints violations connected with transition times of clock signals manifested next in increased propagation delays are presented. Also effects of permanent defects resulting from increased parasitic capacitances and decreased parasitic resistances between nodes of the SoC cells are considered, their influence on voltage signals and corresponding mean values of /DD current is shown. At the end results of simulations for selected defects implemented in 0.35 µm technology are discussed.

Słowa kluczowe

PL

monitorowanie prądu /DD; diagnostyka uszkodzeń w systemach SoC; niezawodność mikroukładów

EN

monitoring of /DD current; defects diagnostic in SoC cells; microcircuits reliability

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2006
• Tom: Vol. 47, nr 11
• Strony: 23--25
• Opis fizyczny: Bibliogr. 7 poz., rys., wykr.

Twórcy

autor

Dziurdzia P.

• Akademia Górniczo-Hutnicza, Katedra Elektroniki, Kraków

Bibliografia

• [1] Mir S., Charlot B., Nicolescu G., Coste P., Parrain F., Zergainoh N. E., Courtois B., Jerraya A. A., Rencz M.: Towards design and validation of mixed-technology SOCs. Proc. of the Tenth Great Lakes Symposium on VLSI (GLSVLSI 2000), Chicago, Illinois, USA, March 4, 2000.
• [2] Courtois B.: TIMA Laboratory Annual Report 2002. May 2003.
• [3] Dreibelbis J., Barth J., Kalter H., Kho R.: Processor-Based Built-in Self-Test for Embedded DRAM. IEEE Journal of Solid-State Circuits, vol. 33, no 11, Nov. 1998, pp. 1731-1740.
• [4] Mano T., Wada M., Ieda N., Tanimoto M.: A Redundancy Circuit fora Fault-Tolerant 256K MOS RAM. IEEE Journal of Solid-State Circuits, vol. SC-17, no 4, Aug. 1982, pp. 726-731.
• [5] Dziurdzia P.: Efficient Current Monitors for On-Line Testing of Systems on Chips. International Conference Mixed Design of Integrated Circuits and Systems, Jun. 24-26 2004, Szczecin, Poland, pp. 486-490.
• [6] Knight C. G., Singh A. D., Nelson V. P.: An IDDQ sensor for concurrent timing error detection. IEEE Journal of Solid-State Circuits, vol. 33, no 10, Oct. 1998, pp. 1545-1550.
• [7] Dziurdzia P., Kos A.: Monitoring of power dissipated in microelectronic structures. Microelectronics Reliability, vol. 41, 2001, pp. 1971-1978.