Tytuł artykułu
Autorzy
Identyfikatory
Warianty tytułu
Method for extension of precision of calculations by means of two floating-point accumulators in digital VLIW signal processors
Konferencja
Krajowa Konferencja Elektroniki. 5 ; 12-14.06.2006 ; Darłówko Wschodnie, Polska
Języki publikacji
Abstrakty
Zaprezentowano metodę poprawy precyzji akumulacji liczb zmiennoprzecinkowych z wykorzystaniem dwóch akumulatorów. Zaletą przedstawionej metody jest możliwość znaczącego zwiększenia precyzji działań przy zachowaniu klasycznej reprezentacji liczb w formacie zmiennoprzecinkowym według standardu IEEE-754. Umożliwia to implementację metody dwóch akumulatorów w standardowych procesorach sygnałowych, bez modyfikacji sprzętowych. Przedstawiono realizację algorytmów w procesorze sygnałowym ADSP-21061 oraz projekt dedykowanego procesora VLIW.
In this paper a novel approach for realization of the floating-point arithmetics using a two-accumulator concept is proposed. Main advantage of the presented method is possibility of significant extension of the accuracy of computations using the classical IEEE-754 floating-point standard. This makes it possible to implement the presented two-accumulator concept on standard DSPs, without any changes of hardware. Realization of the proposed approach in ADSP-21061 digital signal processor is given and design of the dedicated VLIW processor is discussed.
Wydawca
Rocznik
Tom
Strony
5--9
Opis fizyczny
Bibliogr. 16 poz., rys., wykr.
Twórcy
Bibliografia
- [1] Analog Devices: ADSP-2106x SHARC Processor, User's Manual, Analog Devices, Inc., Rev. 2.1, 2004.
- [2] Analog Devices: ADSP-2106x SHARC DSP Microcomputer Family, ADSP-21061/ADSP-21061L, Analog Devices, Inc., Rev. B, 2000.
- [3] Analog Devices: ADSP-21160 M SHARC DSP Microcomputer, Analog Devices, Inc., Rev. 0, 2001.
- [4] Bohlender G.: What do we need beyond IDEE arithmetic?, Computer Arithmetic and Self-Validating Numerical Methods, (C. Ullrich ed.), Academic Press, Inc., 1990, pp. 1-32.
- [5] Fang C. E., Rutenbal R. A., Chen T.: Fast, accurate static analysis for fixed-point finite-precision effects in DSP designs, ICCAD'O3, November 11-13 2003, Sanlose. Califomia. USA, pp. 275-282.
- [6] IEEE Standard Board: IEEE Standard for Binary Floating-Point Arithmetic, IEEE Std 754-1985.
- [7] IEEE Standard Board: IEEE Standard for Radix-Independent Floating-Point Arithmetic, IEEE Std 854-1987.
- [8] Kolagotla R. K., i in.: High Performance Dual-MAC DSP Architecture, IEEE Signal Processing Magazine, July 2002, pp. 42-53.
- [9] Kramer W.: A priori worst case error bounds for floating-point computations, IEEE Trans. Comp., 47, July 1998, pp. 750-756.
- [10] Mahesh M. N., Mehendale M.: Improving performance of high precision signal processing algorithms on programmable DSPs, Proceedings of the 1999 IEEE International Symposium on Circuits and Systems, 1999. ISCAS'99, Vol. 3, pp. 488-491.
- [11] Olejniczak M.: Realizacje filtrów cyfrowych przy zastosowaniu arytmetyk zmiennoprzecinkowych, Rozprawa doktorska, Politechnika Poznańska, 1993.
- [12] Paliouras V., Karagianni K., Stouraitis T.: A Floating-Point Processor for Fast and Accurate Sine/Cosine Evaluation, IEEE Trans. on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 47, no 5, May 2000, pp. 441-451.
- [13] Pawłowski P., Dąbrowski A.: Metody zwiększania precyzji akumulacji liczb zmiennoprzecinkowych w procesorach sygnałowych, Krajowa Konferencja Elektroniki 2005, pp. 223-228.
- [14] Portalski M., Pawłowski P., Dąbrowski A.: Synthesis of some class of nonharmonic tones, XXVIII IC-SPETO International Conference on Fundamentals of Electrotechnics and Circuit Theory 2005, vol. 2, pp. 439-442.
- [15] Schölzel M., Bachmann P.: DESCOMP: A New Design Space Exploration Approach, ARCS 05, 2005.
- [16] Texas Instruments: TMS320C4x User's Guide, Texas Instruments Inc. 1994.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA0-0014-0001