Optymalizacja oprogramowania przetwarzającego sygnały cyfrowe na procesorach PowerPC

• Autorzy: Rosłoniec W.
• Języki publikacji: PL

Abstrakty

PL

Artykuł poświęcony jest omówieniu sposobów zwiększenia szybkości przetwarzania sygnałow przez systemy procesorowe wykorzystujące procesory PowerPC. W artykule omówiono wybrane techniki optymalizacji kodu programu pozwalające usprawnić współpracę jednostek wykonawczych procesora z podsystemem pamięci, oraz przedstawiono metody wykorzystania jednostek wektorowych AltiVec do przetwarzania sygnałów cyfrowych.

Słowa kluczowe

PL

procesor; przetwarzanie sygnałów cyfrowych; procesor PowerPC

• Wydawca: Przemysłowy Instytut Telekomunikacji
• Czasopismo: Prace Przemysłowego Instytutu Telekomunikacji
• Rocznik: 2006
• Tom: Supl. Nr 22
• Strony: 3--34
• Opis fizyczny: Bibliogr. 8 poz.

Twórcy

autor

Rosłoniec W.

Bibliografia

• [1] "Parallel Programming Guide for HP-UX Systems", rozdział 5, s. 54, 70-76, 79-81, Hewlett Packard Marzec 2000.
• [2] "MC/OS Developer's Guide", rozdział 8, s. 127, 129, Mercury Computer Systems Inc 11/01/02.
• [3] "SAL Reference Manual", rozdział 1, s. 1-10, Mercury Computer Systems, Inc 11/01/02.
• [4] Stephanie Coleman, Kathryn S. McKinley: "Tile size selection using cache organization and data layout". Proceedings of the SIGPLAN'95 Conference on Programming Language Design and Implementation, t. 30, s. 279-289, Czerwiec 1995
• [5] Gabriel Rivera, Chau-Wen Tseng: "Locality optimizations for multi-level caches". Proceedings of Supercomputing'99 Listopad 1999.
• [6] H. Peter Hofstee: "Power Efficient Processor Architecture and The Cell Processor" Proceedings of the 11th International Symposium on High-Performance Computer Architecture (HPCA-11 2005 )
• [7] Kevin Down, Charles Severance: "High Performance Computing". O'Reily & Associates 1998.
• [8] "AltiVec Technology Programming Interface Manual" Freescale Semiconductor 6/1999