PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Gigabitowy moduł optoelektroniczny do systemu LLRF TESLA

Identyfikatory
Warianty tytułu
EN
Gigabit optoelectronic module for TESLA LLRF system
Języki publikacji
PL
Abstrakty
PL
Zaprezentowano koncepcję oraz realizację gigabitowego optycznego dystrybutora danych synchronicznych do systemu kontrolnego LLRF eksperymentu TESLA. Projekt oparto na programowalnym układzie FPGA Cyclone oraz komercyjnych układach serdes i konwerterach optycznych. Moduł jest osadzony na płycie bazowej systemu LLRF, ktora zapewnia komunikację z systemem sterowania komputerowego, konfigurację matrycy FPGA, integrację z innymi modułami funkcjonalnymi oraz właściwe zasilanie. Opisano implementację sprzętową i oprogramowanie dla testów BER łącza optycznego oraz zamieszczono wyniki badań. Krótko scharakteryzowano obecnie dostępne w technologii FPGA protokoły szybkiej transmisji szeregowej.
EN
The paper presents the idea and realization of a gigabit synchronous data distributor designed to work in the LLRF control system of TESLA technology based X-ray FEL. The design bases on a relatively simple and cheap FPGA chip Cyclone. Commercially available SERDES (serializer/deserializer) and optical transceiver chips were applied. The optoelectronic module is embedded on the main LLRF BMB (backbone motherboard). The MB provides communication with the outside computer control system, programmable chip configuration, integration with other functional modules and power supply. The hardware implementation is here described and the used software for BER (bit-error-rate) testing of the multigigabit optical link. The measurement results are presented. The appendix contains a comparison between the available protocols of serial data transmission for FPGA technology.
Rocznik
Strony
55--60
Opis fizyczny
Bibliogr. 25 poz., il., schem.
Twórcy
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
autor
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
  • Uniwersytet Warszawski, Instytut Fizyki Doświadczalnej
Bibliografia
  • 1. Czarski T„ Romaniuk R.S., Poźniak K.T.: Cavity Control System, Models Simulations For TESLA Linear Accelerator. TESLA Technical Note, 2003-09.
  • 2. Czarski T, Poźniak K.T., Romaniuk R., Simrock S.: TESLA Cavity Modeling and Digital Implementation with FPGA Technology Solution For Control System Purpose. TESLA Technical Note, 2003-28.
  • 3. Poźniak K.T., Kierzkowski K., Romaniuk R.S.: Parameterized Control Layer of FPGA Based Cavity Controller and Simulator for TESLA Test Facility. TESLA Report 2003-30.
  • 4. Zabolotny W. M., Roszkowski P., Pożniak K., Romaniuk R.S., Kierzkowski K., Simrock S.: Distributed Embedded PC Based Control and Data Acquisition System for TESLA Cavity Controller and Simulator. TESLA Technical Note, 2003-34.
  • 5. Pożniak K.T., Romaniuk R.S., Czarski T., Giergusiewicz W., Jałmużna W., Olowski K., Perkuszewski K., Zielinski J., Simrock S.: FPGA and Optical Network Based LLRF Distributed Control System for TESLA-XFEL Linear Accelerator. TESLA Technical Note, 2004-9.
  • 6. Koprek W., Kaleta P., Szewiński J., Pożniak K.T., Czarski T., Romaniuk R. S.: Software Layer for FPGA-Based TESLA Cavity Control System (Part I). TESLA Technical Note, 2004-10.
  • 7. Roszkowski P., Zabolotny W. M., Pożniak K., Romaniuk R.S., Kierzkowski K., Simrock S.: Prototype Implementation of the Embedded PC Based Control and DAQ Module for TESLA Cavity SIMCON. TESLA Technical Note, 2004-11.
  • 8. Pożniak K.T., Romaniuk R.S., Kierzkowski К.: Modular & Reconfigurable Common PCB-Platform of FPGA Based LLRF Control System for TESLA Test Facility. TESLA Technical Note, 2005-04W. Petersen „The VMEbus Handbook”.
  • 9. TLK2501 - 1.6 TO 2.5 Gbps transceiver. SLLS427A, Texas Instruments, 2000.
  • 10. Agilent HFBR-5921L/HFBR-5923L Fibre Channel 2.125/1.0625 GBd 850 nm Small Form Factor Pin Through Hole (PTH) Low Voltage (3.3 V) Optical Transceiver. Data Sheet, Agilent Technologies, 2002.
  • 11. Widmer A. X., Franaszek P.A.: A DC-balanced, partitioned-block, 8b/10b transmission code. IBM Journal of Research and Development, vol 27, no 5, 1983, pp. 440-451.
  • 12. http://tesla.desy.de/doocs/ [DOOCS Homepage]
  • 13. http://www.altera.com/ [Altera Homepage]
  • 14. http://www.xilinx.com/ [Xilinx Homepage]
  • 15. http:// www. intel .com/technology/ pciexpress/ devnet/ docs/ Whatis-PCIExpress.pdf
  • 16. http://www.RapidlO.org
  • 17. http://www.hypertransport.org
  • 18. http://www.morethanip.com/products/posphy
  • 19. http://www.atmforum.com/standards/approvedOct03.html
  • 20. http://www.amcc.com/Compinfo/PressReleases/xilinx4_01 .htm
  • 21. http://www.10gea.org
  • 22. http://hsi.web.cern.ch/HSI/fcs/spec/overview.htm
  • 23. http://www.npforum.org/csixL1 .pdf
  • 24. http://www.techfest.com/networking/wan/sonet.htm
  • 25. http://www.infinibandta.org/ibta
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA0-0001-0025
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.