The synthesis of asynchronous sequential error detection circuits with the switching sequence table method

• Autorzy: Małysiak H.

Warianty tytułu

PL

Synteza cyfrowych samosprawdzających się asynchronicznych układów sekwencyjnych metodą tablic kolejności łączeń

• Języki publikacji: EN

Abstrakty

EN

In the article the synthesis of asynchronous sequential error detection circuits with the switching sequence table method is presented. The on line error detection is realized through the circuit redundancy. This circuit redundancy ensures recreation the inputs state on the base of the outputs state of designed circuit and comparison of it with the primary inputs state. It is possible if the switching sequence table is solvability and satisfies the additional condition. In this paper this condition and the ways of its satisfying are specified. The problem of described synthesis method of asynchronous sequential circuits with error detection are illustrated by the examples.

PL

W artykule przedstawiono metodę syntezy samosprawdzających się asynchronicznych układów sekwencyjnych z detekcją błędów metodą tablic kolejności łączeń. Bieżąca detekcja błęów jest realizowana przez wprowadzenie redundancji układowej. Redundancja ta zapewnia odtwarzanie stanu wejść na podstawie stanu wyjść projektowanego układu i porównywaniu go z pierwotnym stanem wejść. Takie rozwiązanie jest możliwe, jeżeli tablica kolejności łączeń jest rozwiązywalna i oprócz tego spełnia dodatkowy warunek. Istotne problemy prezentowanej metody syntezy asynchronicznych układów sekwencyjnych z detekcją błędów zostały zilustrowane przykładami.

• Wydawca: Instytut Informatyki Teoretycznej i Stosowanej Polskiej Akademii Nauk
• Czasopismo: Archiwum Informatyki Teoretycznej i Stosowanej
• Rocznik: 1998
• Tom: T. 10, z. 1-2
• Strony: 25--33

Twórcy

autor

Małysiak H.

• Henryk Małysiak Institute of Computer Science Silesian Technical University 16 Akademicka Str. 44-100 Gliwice