Sprzętowo-programowa realizacja rozmytej interpretowanej sieci Petriego

• Autorzy: Gniewek L. , Hajduk Z.

Warianty tytułu

EN

Hardware-software realization of Fuzzy Interpreted Petri Net

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono algorytm sterowania mieszalnikiem, który przygotowano w formie rozmytej interpretowanej sieci Petriego. Algorytm ten zaimplementowano w specjalizowanym sterowniku programowalnym, zbudowanym w oparciu o struktury programowalne FPGA, co znacznie skróciło czas wykonywania kodu. Sterownik programowany jest zgodnie z normą IEC 61131-3 dzięki środowisku inżynierskiemu CPDev. Zaprezentowano ogólny sposób realizacji rozmytej interpretowanej sieci Petriego w języku tekstowym ST, co pozwala uzyskać przenośność programów pomiędzy sterownikami PLC różnych producentów.

EN

Fuzzy Interpreted Petri Net is a synchronized, low-level net, which can be used for formal description of control algorithms. Formal bases of the net and a transformation method to the logic circuit were presented in [1]. Software realization of the net, using Siemens Step 7 language, was described in [2]. Some practical application of the net for controls and diagnostics can be found in [3]. In this article, general realization method of Fuzzy Interpreted Petri Net in ST language was proposed. The method directly uses the transition firing and dynamic equations of the net. As a hardware, specific programmable controller, based on FPGA struc-tures, was applied. Description of main CPU unit of the controller is shortly presented in this article. More detail of the controller can be found in [6], [7, 10]. Prototype of the controller was shown in [12] as well. FPGA programmable controller is programmed using CPDev control software [4]. Example of Fuzzy Interpreted Petri Net for control of the mixer plant is also included in this article. The net consists of 18 places p', 5 places p" and 17 transitions. Total computation time of the control algorithm, implemented in FPGA programmable controller, is very short and equal to 86žs. Such a time is almost unreachable to the typical, industrial PLCs. Another advantage of proposed realization method of Fuzzy Interpreted Petri Net is a portability of the code between PLCs of different producers, which is impossible to obtain using PLC programming languages, such as LD or FBD.

Słowa kluczowe

PL

modelowanie; sieci Petriego; układy FPGA

EN

modelling; fuzzy Petri nets; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2012
• Tom: R. 58, nr 12
• Strony: 1113--11116
• Opis fizyczny: Bibliogr. 12 poz., rys., tab., wzo

Twórcy

autor

Gniewek L.

autor

Hajduk Z.

• Politechnika Rzeszowska, Katedra Informatyki i Automatyki, Al. Powstańców Warszawy 12, 35-959 Rzeszów,

Bibliografia

• [1] Gniewek L.: Transformacja rozmytej interpretowanej sieci Petriego na schemat układu logicznego. Pomiary Automatyka Kontrola, vol. 56, nr 11, s. 1368-1371, 2010.
• [2] Gniewek L.: Implementacja rozmytej interpretowanej sieci Petriego w sterowniku PLC. Metody wytwarzania i zastosowania systemów czasu rzeczywistego (red. Trybus L., Samolej S.), WKiŁ, Warszawa 2010, s. 71-80.
• [3] Gniewek L.: Modelowanie układu sterowania i diagnostyki za pomocą rozmytej interpretowanej sieci Petriego. Systemy wykrywające, analizujące i tolerujące usterki (red. Kowalczyk Z.), PWNT, Gdańsk 2009, s. 105-112.
• [4] Rzońca D., Sadolewski J., Trybus B.: Prototype environment for controller programming in the IEC 61131-3 ST language, Computer Science and Information Systems, vol. 4, no. 2, December 2007.
• [5] Sadolewski J., Trybus B.: Wieloplatformowa maszyna wirtualna dla systemów sterowania. Modele i zastosowania systemów czasu rzeczywistego. (red. Z. Mazur, Z. Huzar), WKŁ, Warszawa 2008, s. 293-302.
• [6] Hajduk Z., Trybus B., Sadolewski J.: Sprzętowa implementacja maszyny wirtualnej dla sterowników programowalnych, Metody Wytwarzania i Zastosowania Systemów Czasu Rzeczywistego (red. Trybus L., Samolej S.), WKŁ, 2010, s. 333-343.
• [7] Hajduk Z., Sadolewski J., Trybus B.: FPGA-based Execution Platform for IEC 61131-3 Control Software, Przegląd Elektrotechniczny, nr 8, s. 187-191, 2011.
• [8] Thomas D. E., Moorby P. R.: The Verilog Hardware Desciption Language, Fifth Edition, Kluwer Academic Publishers, 2002.
• [9] Hajduk Z.: Wprowadzenie do języka Verilog, Wydawnictwo BTC, Legionowo 2009.
• [10] Hajduk Z.: Zmiennoprzecinkowa jednostka arytmetyczna dla sprzętowej maszyny wirtualnej, Pomiary Automatyka Kontrola, vol. 57, nr 1, s. 82-85, 2011.
• [11] Hajduk Z.: Moduł komunikacyjny dla sprzętowej implementacji maszyny wirtualnej, Elektronika konstrukcje technologie zastosowania, nr 5, s. 172-175, 2011.
• [12] Hajduk Z.: Prototyp programowalnego sterownika logicznego dla sprzętowej maszyny wirtualnej, Elektronika konstrukcje technologie zastosowania, nr 4, s. 114-118, 2011.