Identyfikatory
Warianty tytułu
UML activity diagrams in design of reconfigurable logic controllers
Języki publikacji
Abstrakty
Artykuł przedstawia sposób reprezentacji behawioralnej sterownika logicznego przy wykorzystaniu diagramów aktywności języka UML. Zaproponowane zostało zastosowanie diagramów aktywności do projektowania rekonfigurowalnych sterowników logicznych, a dokładnie do opisu zachowania sterownika logicznego podczas pracy. Do tego celu został dostosowany zbiór elementów diagramów aktywności w celu umożliwienia efektywnego modelowania behawioralnego. Rozważane jest także wykorzystanie hierarchicznych możliwości diagramów aktywności do częściowej rekonfiguracji
The paper focuses on behavioural representation of a logic controller with usage of UML activity diagrams. There is shown a subset of UML activity diagram elements sufficient to present logic controller behaviour simultaneously suitable for automatic synthesis with use of hardware description languages. After short introduction (Section 1) to the topic, UML activity diagrams as a specification technique are presented (Section 2). Additionally, there is described a subset of elements (Tab.1) of the discussed specification techniques fulfilling behavioural modelling requirements of a reconfigurable logic controller. Specification possibilities are given using sample control process of preparing the exact amount of liquid in two tanks (Section 3). The real model of the process is shown in Fig. 1. One of the possible behavioural specifications with use of UML activity diagrams is depicted in Fig. 2. This is a representation of the considered action state concept specification techniques in version 1.x. The other possibility is to specify a process with use of elementary system actions (Fig. 3), which is characteristic of the UML activity diagrams version 2.x. Fig. 4, on the other hand, shows signal based specification which is suitable for automatic hardware description language code generation (e.g. VHDL). Furthermore, Section 4 describes possibilities of using hierarchical aspects of activity diagrams to prepare specification for partial reconfiguration. Finally, Section 5 concludes the paper.
Wydawca
Czasopismo
Rocznik
Tom
Strony
596--598
Opis fizyczny
Bibliogr. 5 poz., rys., tab.
Twórcy
autor
autor
- Uniwersytet Zielonogórski, Podgórna 50, 65-246 Zielona Góra, M.Grobelny@kmti.uz.zgora.pl
Bibliografia
- [1] Adamski M., Barkalov A., Węgrzyn M. (edytorzy): Design of Digital Systems and Devices, Lecture Notes in Electricel Engineering, Vol. 79, Springer-Verlag, Berlin Heidelberg 2011.
- [2] Unified Modeling Language Infrastructure and Superstructure complementary specifications, aktualna wersja normatywna 2.4.1, http://www.omg.org/spec/UML/2.4.1/
- [3] Schattkowsky T.: UML 2.0 - Overview and Perspectives in SoC Design, Proceedings of the Design, Automation and Test in Europe Conference and Exhibition (DATE’05).
- [4] Grobelna I., Grobelny M., Adamski M.: Petri Nets and activity diagrams in logic controller specification - transformation and verification. Mixed Design of Integrated Circuits and Systems - MIXDES 2010: proceedings of the 17th international conference, 2010, str. 607 612.
- [5] Grobelny M.: Transformacja diagramów aktywności UML 2.0 do sieci Petriego w systemach sterowania binarnego, Pomiary, Automatyka, Kontrola, nr 7, 2009, str. 498-500.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0122-0011