Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC

• Autorzy: Barkalov A. , Titarenko L. , Hebda O.

Warianty tytułu

PL

Syneza skończonego automatu stanu typu Moore'a z kodowaniem zbiorów mikrooperacji implementowanego w układach o strukturze matrycowej

• Języki publikacji: EN

Abstrakty

EN

The method for reduction of hardware amount in logic circuit of the Moore finite state machine is proposed. The method is oriented on customized matrix technology. It is based on representation of the next state code as a concatenation of the code for class of collection of microoperations and the code of the vertex. Such an approach allows elimination of a dependence between states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized.

PL

: Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze matrycowej. Ta metoda jest oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klas zbiorów mikrooperacji i kodów wierzchołków. Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego. Oprócz tego przy zastosowaniu danej metody nie istnieje zależność między kodami stanów i kodami zbiorów mikrooperacji co pozwala zmniejszyć liczbę termów w bloku mikrooperacji. Artykuł przedstawia także przykład zastosowania proponowanej metody.

Słowa kluczowe

EN

Moore FSM; graph-scheme of algorithm; pseudoequivalent states; customized matrices

PL

automat Moore'a; sieć działań; stany pseudorównoważne; układ logiczny

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2012
• Tom: R. 58, nr 6
• Strony: 514--518
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Hebda O.

• University of Zielona Góra, Podgórna 50, 65-256 Zielona Góra,

Bibliografia

• [1] Baranov S.: Logic and system design of digital systems, TUT Press, Tallin, 2008.
• [2] Baranov S.: Logic Synthesis for Control Automata, Kluwer Academic Publishers, Boston, 1994.
• [3] Barkalov A., Titarenko L.: Logic Synthesis for FSM-Based Control Units. Springer - Berlin Verlag Heidelberg, Lectures Notes in Electrical Engineering, 2009, No. 53.
• [4] Czerwinski R., Kania D.: Area and speed oriented synthesis of FSMs for PAL-based CPLDs. Microprocessors and Microsystems. Elsevier, No. 36, 2012, pp. 45-61.
• [5] DeMicheli G.: Synthesis and Optimization of Digital Circuits, McGraw-Hill, NY, 1994.
• [6] Maxfield C.: The Design Warrior’s Guide to FPGAs, Elseveir, Amsterdam, 2004.
• [7] Smith M.: Application-Specific Integrated Circuits, Addison-Wesley, Boston, 1997.
• [8] Solovjov V., Klimovich A.: Logic design of digitalsystems on the base of programmable logic devices, Hotline-Telecom, Moscow, 2008.
• [9] Nababi Z.: Emvedded Core Design with FPGA, McGraw-Hill, NY, 2008.
• [10] Yang S.: Logic Synthesis and Optimization Benchmarks user guide. Technical report, No. 1991 - IWLS-UG-Saryang.-Microelectronics center of North Carolina.