Rozproszony system sterowania o architekturze GALS projektowany z wykorzystaniem sieci Petriego

• Autorzy: Bukowiec A.

Warianty tytułu

EN

Distributed control system with GALS architecture with use of Petri net

• Języki publikacji: PL

Abstrakty

PL

W artykule omówiona została architektura rozproszonego systemu sterowania zbudowanego z konfigurowalnych struktur FPGA. System specyfikowany jest z wykorzystaniem sieci Petriego. Następnie poddawany jest dekompozycji na składowe automatowe z wykorzystaniem algorytmów kolorowania sieci Petriego. Każda składowa implementowana jest niezależnie w oddzielnym układzie FPGA. Aby umożliwić komunikację pomiędzy poszczególnymi składowymi zastosowano architekturę globalnie asynchroniczną lokalnie synchroniczną (GALS). Każda podsieć synchronizowana jest lokalnym sygnałem zegarowym. Komunikacja pomiędzy poszczególnymi podsieciami zrealizowana jest asynchronicznie z wykorzystaniem dodatkowych sygnałów.

EN

The paper presents a new architecture of the distributed specific control system built with FPGA devices. The control algorithm specification is made with use of the control interpreted Petri net. It allows specifying parallel processes in easy way. Next, such a Petri net is decomposed into a set of state-machine type subnets. For this purpose there are applied algorithms of coloring of Petri nets. In this case, each subnet represents one parallel process. Each subnet is independently implemented in different FPGA device. To ensure communication between all subnets, there is used globally asynchronous locally synchronous (GALS) architecture of the whole control system. Each subnet is synchronized by a local clock signal. The global communication between components is buffer-based via additional signals. These signals are generated in particular subnets and they are distributed to other ones. During the synthesis process places of each state-machine subnet are encoded by a minimal-length binary vector. This encoding allows a realization of a microoperation decoder with use of embedded memory blocks of the FPGA device. It leads to balanced usage of all kinds of logic resources of the FPGA device.

Słowa kluczowe

PL

dekompozycja; FPGA; sieć Petriego; sterownik logiczny; synteza logiczna

EN

decomposition; FPGA; Petri net; logic controller; logic synthesis

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2012
• Tom: R. 58, nr 6
• Strony: 502--505
• Opis fizyczny: Bibliogr. 11 poz., rys., wzory

Twórcy

autor

Bukowiec A.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Adamski M., Barkalov A.: Architectural and Sequential Synthesis of Digital Devices. University of Zielona Góra Press, Zielona Góra, 2006.
• [2] Barkalov A., Titarenko L.: Logic Synthesis for FSM-based Control Units. Springer-Verlag, Berlin, 2009.
• [3] Biliński K., Adamski M., Saul J., Dagless E.: Petri-net-based algorithms for parallel-controller synthesis. IEE Proceedings - Computers and Digital Techniques, 1994, Vol. 141, No. 6, 405-412.
• [4] Bukowiec A.: Synthesis of Finite State Machines for FPGA Devices Based on Architectural Decomposition, vol. 13 Lecture Notes in Control and Computer Science. University of Zielona Góra Press, Zielona Góra, 2009.
• [5] Jensen K., Kristensen L., Wells L.: Coloured Petri Nets and CPN Tools for Modelling and Validation of Concurrent Systems. International Journal on Software Tools for Technology Transfer, 2007, Vol. 9, No. 3/4, 213-254.
• [6] Karatkevich A.: Dynamic Analysis of Petri Net-Based Discrete Systems, vol. 356 Lecture Notes in Control and Information Sciences. Springer, Berlin, 2007.
• [7] Łuba T.: Synteza układów logicznych. Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa, 2005.
• [8] Murata T.: Petri nets: Properties, analysis and applications. Proceedings of the IEEE, 1989, Vol. 77, No. 4, 541-580.
• [9] Tkacz J.: Kolorowanie automatowe sieci Petriego metodą wnioskowania symbolicznego. Pomiary, Automatyka, Kontrola, 2007, Nr 5, 120-122.
• [10] Węgrzyn A.: On decomposition of Petri net by means of coloring. Proceedings of IEEE East-West Design & Test Workshop EWDTW'06, 2006, 407-413. Sochi, Rosja.
• [11] Węgrzyn M., Wolański P., Adamski M., Monteiro J.: Coloured Petri net model of application specific logic controller programs. Proceedings of IEEE International Symposium on Industrial Electronics ISIE'97, 1997, vol. 1, 158-163. Guimaraes, Portugalia.