Use of the tiling method inside synchronization of free slices of code in OpenMP standard in order to achieve speedup enhancement

• Autorzy: Gozdalik M.

Warianty tytułu

PL

Zwiększanie przyspieszenia aplikacji równoległych przy użyciu metody podziału na bloki, wewnątrz części kodu wolnych od synchronizacji

• Języki publikacji: EN

Abstrakty

EN

In last few years, there were discovered many methods aiming at enhancing the speedup of parallel programs. In this paper three methods are tested according to a speedup parameter enhancement. These methods are: the tiling, the slicing, and the tiling inside slicing. In Sections 3, 4, and 5 the theoretical basis for chosen transformation are described. Algorithms of transformation processes as operations on a polyhedral model are presented. The problems of transformation costs are also discussed. For experimental studies a UTDSP benchmark was used. From each section, one representative sample was chosen. The results were also examined against a data locality. This aspect of chosen transformation methods was examined as well.

PL

W artykule przedstawiono problem doboru metody transformacji pętli celem uzyskania możliwie maksymalnego przyspieszenia. Do badań wybrano benchmark UTDSP z uniwersytetu w Toronto. Z każdej sekcji benchmarku wybrano reprezentanta, który poddany został transformacjom tiling, slicing oraz transformacji tiling wewnątrz slicingu. W pierwszym rozdziale przedstawiony został wstęp do transformacji pętli. Rozdział drugi zawiera informacje teoretyczne na temat modelu polihedronu jako formy reprezentacji pętli, na której przeprowadzane są transformacje, a wynikowy model jest bazą do generowania kodu źródłowego. Kolejne rozdziały przedstawiają opis teoretyczny transformacji tiling oraz slicing. Przedstawiono w nich algorytm tworzenia tych transformacji wraz z przekształceniami matematycznymi, opisującymi transformacje na modelu polihedronu. W końcowej części pracy badano wpływ wybranych transformacji na przyspieszenie programów. Wyniki badań przedstawione zostały w formie zagregowanych wykresów przyspieszeń poszczególnych aplikacji.

Słowa kluczowe

EN

OpenMP; tiling; shared memory programming

PL

OpenMP; programowanie równoległe

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2012
• Tom: R. 58, nr 2
• Strony: 202--205
• Opis fizyczny: Bibliogr. 6 poz., rys., wykr., wzory

Twórcy

autor

Gozdalik M.

• West Pomeranian University of Technology in Szczecin, Zolnierska Street 52, 71-210 Szczecin, Poland,

Bibliografia

• [1] Ruud Van Der Pas Barbara Chapman, Gabriele Jost. Using OpenMP. The MIT Press, 2007.
• [2] Uday Bondhugula, Muthu Baskaran. Affine transformations for communication minimal parallelization and locality optimization of arbitrary nested loop sequences. OSU-CISRC-5/07-TR43.
• [3] Intel white pages. http://www.intel.com. Intel website.
• [4] Jingling Xue, Loop tiling for parallelism. Kluwer Academic Publishers.
• [5] Mostafa Abd-El-Barr Hesham El-Rewini. Advanced computer architecture and parallel processing. Wiley Interscience, 2005.
• [6] Addison Wesley. An introduction to parallel computing. Addison Wesley, 2003.