Optimization of control unit based on construction of CPLD

• Autorzy: Barkalov A. , Titarenko L. , Smoliński Ł.

Warianty tytułu

PL

Optymalizacja jednostki kontrolnej bazująca na budowie układów CPLD

• Języki publikacji: EN

Abstrakty

EN

The method of hardware reduction dedicated for a compositional microprogram control unit implemented in CPLD is proposed. The method is based on using more than one source of microinstruction address. Such an approach enables decreasing the number of logic blocks used for implementation of the controller in the target CPLD. The paper presents the conditions required to use the method and a calculation example of its application.

PL

W artykule przedstawiona została metoda zmniejszenia powierzchni sterowników sprzętowych realizowanych w układach typu CPLD. Wprowadzono modyfikacje w strukturze sterownika, modyfikacje których głównym zadaniem jest redukcja liczby wykorzystanych elementów logicznych podczas implementacji sterownika w układach CPLD. Zaprezentowana została bazowa metodologia projektowa, dla której wprowadzono odpowiednie modyfikacje. Modyfikacje, które pozwalają zmniejszyć liczbę potrzebnych elementów logicznych wykorzystanych przy implementacji realizowanego sterownika. Przedstawione modyfikacje bazują na wykorzystaniu więcej niż jednego źródła danych przy wyznaczaniu kolejnego adresu mikroinstrukcji. W artykule przedstawiony został schemat logiczny dla zmodyfikowanej struktury sterownika. Zaprezentowano i omówiono warunki potrzebne do zastosowania zaprezentowanej metody oraz podano odpowiednie przykłady obliczeniowe. W artykule przedstawione zostały wyniki oraz wnioski z badań przeprowadzonych przez autorów.

Słowa kluczowe

EN

CPLD; PAL; microprogram control unit

PL

CPLD; PAL; mikroprogram control unit

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2012
• Tom: R. 58, nr 1
• Strony: 93--96
• Opis fizyczny: Bibliogr. 7 poz., rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Smoliński Ł.

• Uniwersytet Zielonogórski, Instytut informatyki i Elektroniki, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Altera devices, http://www.altera.com/products/devices/ common/dev-family_overview.html.
• [2] Baranov S.: Logic Synthesis for Control Automata, New York: Kluwer Academic Publishers, 1994.
• [3] Baranov S.: Logic and system design of digital systems, Tallinn: TUT Press, 2008.
• [4] Barkalov A., Titarenko L.: Logic Synthesis for FSM - based Control Units, Berlin: Springer, 2009.
• [5] DeMicheli G.: Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994. -636 pp.
• [6] Maxfield C.: The Design Warrior’s Guide to FPGAs, Amsterdam: Elseveir, 2004.
• [7] Xilinx CPLDs, http://www.xilinx.com/products/silicon_solutions/ cplds/index.htm