Optimization of Moore finite-state-machine matrix circuit

• Autorzy: Barkalov A. , Titarenko L. , Hebda O.

Warianty tytułu

PL

Optymalizacja macierzowego układu skończonego automatu stanu typu Moore'a

• Języki publikacji: EN

Abstrakty

EN

The method for reduction of the area of matrix implementation of the Moore finite state machine (FSM) circuit is proposed. The method is based on optimal state coding and decomposition of a matrix in two sub-matrices. Thus, classes of the pseudoequivalent states are used. Such approach allows reducing number of lines of the Moore FSM transition table to that of the equivalent Mealy FSM. As a result, the area of the matrices forming the excitation function of a states memory register is optimized. An example of the proposed method application is given.

PL

Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest ukierunkowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Ta metoda jest oparta na optymalnym kodowaniu stanów i rozbijaniu macierzy termów na dwie podmacierze (rys. 2). Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego (tab. 2). Artykuł przedstawia także przykład zastosowania proponowanej metody.

Słowa kluczowe

EN

Moore FSM; graph-scheme of algorithm; pseudoequivalent states; customized matrices; logic circuit

PL

automat Moore'a; sieć działań; stany pseudorównoważne; układ logiczny

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 8
• Strony: 939--941
• Opis fizyczny: Bibliogr. 7 poz., rys., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Hebda O.

• Uniwersytet Zielonogórski, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Baranov S.: Logic and System Design of Digital Systems. Tallinn: TUT Press, 2008.
• [2] Barkalov A., Titarenko L.: Logic Synthesis for FSM-Based Control Units. Springer. Berlin Verlag Heidelberg, Lectures Notes in Electrical Engineering, 2009, No. 53.
• [3] Nababi Z.: Embedded Core Design with FPGA. NY: McGraw-Hill, 2008.
• [4] Smith M.: Application Specific Integrated Circuits. Boston: Addison-Wesley, 1997.
• [5] Yang S.: Logic Synthesis and Optimization Benchmarks user guide. Technical report. Microelectronics center of North Carolina, 1991.
• [6] Barkalov A. A., Titarenko L. A.: Sintez mikroprogramnych awtomatow na zakaznych i programirujemych SBIS. Donieck, UNITECH, 2009, 336 s.
• [7] Soloviev W. W.: Projektirowanie cifrowych sistem na osnowie programirujemych logiczeskich integralnych schem. Wyd. 2, M - Goraczaja linia - Telekom, 2007, 636 s.