PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Algorytm odtwarzania zegara transmisji dla pakietowych systemów

Treść / Zawartość
Identyfikatory
Warianty tytułu
EN
Clock recovery algorithm for multi-rate packet radiocommunication systems
Języki publikacji
PL
Abstrakty
PL
W artykule zaprezentowano metodę wykorzystania preambuły radiowej ramki transmisyjnej jako nośnika dodatkowych informacji np. o szybkości bitowej pakietu. Metoda ta znajduje zastosowanie w systemach radiokomunikacyjnych o adaptacyjnej przepływności danych i polega na wykorzystaniu i rozróżnianiu więcej niż jednego ciągu synchronizacyjnego. W opisywanym rozwiązaniu układ FPGA odtwarza zegar na podstawie sygnału binarnego w paśmie podstawowym pochodzącego z odbiornika radiowego. W artykule zaprezentowano algorytm detekcji i odtwarzania zegara wraz z metodologią doboru jego parametrów. Przedstawiono analizę prawdopodobieństwa błędnej synchronizacji oraz przykładową implementację wykorzystującą cztery 64-bitowe preambuły.
EN
The paper presents a way of using radio packet preamble as a carrier of additional information about a packet, such as data transmission rate. This method can be used in multi-rate radiocommunication systems and is based on distinguishing more than one preamble, as opposed to IEEE 802.11 standard, which provides special packet fields for that purpose. The algorithm is implemented in a FPGA device which processes base band data from a radio transceiver and feeds it along with the recovered clock to a microcontroller (fig.1). Section 3 describes the algorithm used. The input signal is processed by parallel correlators and a preamble is considered to be detected when one of the outputs goes above a certain threshold (Fig.2). Section 4 presents an analytical model of the system as well as the synchronization error probability definition and estimation. It also provides guidance on how to choose the right preamble sequences. In Section 5 the analytical model is confronted with behavioral simulation of an exemplary system that uses four different 64-bit long preambles (Fig.4). Additionally, two binary sequence families are studied (Fig.5): the Gold codes [4] and minimum peak side lobe codes [6]. This section also presents a method for choosing the threshold level parameter in the preamble detection algorithm. The last section summarizes the paper.
Wydawca
Rocznik
Strony
926--929
Opis fizyczny
Bibliogr. 6 poz., rys., wykr., wzory
Twórcy
autor
autor
autor
  • Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie, Al. Mickkiewicza 30, 30-103 Kraków, lkrzak@agh.edu.pl
Bibliografia
  • [1] Krzak Ł., Rzepka D.: Niskomocowa metoda przetwarzania danych w paśmie podstawowym dla bezprzewodowych sieci sensorowych z wykorzystaniem układów FPGA, Elektronika, 2008, vol. 49, nr 6, s. 45-47.
  • [2] Papoulis A.: Prawdopodobieństwo, zmienne losowe i procesy stochastyczne, WNT, Warszawa 1972.
  • [3] Lin W. C., Liu K. C., Wang C. K.: Differential matched filter architecture for spread spectrum communication systems, Electronics Letters, vol. 32, no. 17, pp. 1539-1540, 15 Aug 1996.
  • [4] Fanucci L., Giannetti F., Luise M., Rovini M.: An Experimental Approach to CDMA and Interference Mitigation, Kluwer Academic Publishers, Dodrecht 2004.
  • [5] Ashraf M., Jayasuriya A.: Improved Opportunistic Auto Rate Protocols for Wireless Networks, IEEE 19th International Symposium on Personal, Indoor and Mobile Radio Communications, Sept. 2008.
  • [6] Levanon N. and Mozeson E.: Radar signals, J. Wiley, 2004.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0104-0035
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.