Implementacja sprzętowa algorytmu MD5 w układach FPGA z użyciem mikroprogramowanego układu sterującego

• Autorzy: Barkalov A. , Titarenko L. , Bieganowski J.

Warianty tytułu

EN

Hardware implementation of MD5 algorithm in FPGAs using compositional microprogram control unit

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiona została koncepcja implementacji sprzętowej algorytmu MD5 z wykorzystaniem mikroprogramowanego układu sterującego. Cechą charakterystyczną rozwiązania jest wykorzystanie osadzonych bloków pamięci do realizacji układu sterującego. Przedstawione rozwiązanie jest przeznaczone przede wszystkim do realizacji w układach FPGA. W artykule przedstawione zostały wyniki syntezy kilku wybranych struktur układów mikroprogramowanych. Otrzymane wyniki zostały porównane do typowej realizacji w postaci automatu Moore'a.

EN

The paper presents an example of application of Compositional Microprogram Control Unit (CMCU) to hardware implementation of MD5 algorithm. The MD5 algorithm is a widely used hash function with a 128-bit hash value. MD5 is used in many security applications, for example to hash passwords in FreeBSD operating system [14]. MD5 is also commonly used to check the integrity of files. MD5 was designed by Ron Rivest in 1991 [10]. Other similar algorithms are SHA [7] and RIPEMD [6]. The hardware implementation of MD5 in FPGAs is usually based on embedded memory blocks (EMB) because the algorithm uses a lot of constants during calculations [8]. In the paper the authors present an alternative solution in which constants are generated by CMCU (Fig. 3) circuit. The CMCU is also based on EMB. It can generate constants for MD5 and also signals for other tasks. The research results show that CMCU requires less hardware amount when compared to traditional Moore FSM (Tab. 1). The results were obtained using Xilinx ISE 12.1 and Xilinx Spartan-3 (xc3s50-5pq208) [13]. The models of control units were generated by the authors' software.

Słowa kluczowe

PL

mikroprogramowany układ sterujący; osadzony blok pamięci; algorytm MD5; FPGA

EN

MD5; compositional microprogram control unit (CMCU); field programmable gate array (FPGA); embedded memory block

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 8
• Strony: 868--870
• Opis fizyczny: Bibliogr. 14, rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Bieganowski J.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Adamski M., Barkalov A.: Architectural and Sequential Synthesis of Digital Devices. Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, 2006.
• [2] Barkalov A., Titarenko L.: Logic synthesis for Compositonal Microprogram Control Units, Springer, 2008.
• [3] Barkalov A., Titarenko L., Bieganowski J.: Reduction in the number of LUT elements for control units with code sharing, Inter. Jurnal of Applied Mathematics and Computer Science, 2010, Vol. 20, Nr 4.
• [4] Barkalov A., Titarenko L., Bieganowski J.: Synthesis of microprogram control unit with control microinstructions, DES-Des’09: preprints of the 4th IFAC Workshop, 2009.
• [5] Barkalov A., Titarenko L., Bieganowski J.: Synthesis of compostional microprogram control unit with extended microinstruction format, Mixed Design of Integrated Circuits and Systems - MIXDES’2009: 16th Inter. Conf., 2009.
• [6] Dobbertin H., Bosselaers A., Preneel B. RIPEMD-160: A Strengthened Version of RIPEMD, Proc. of 3rd Inter. Workshop on Fast Software Encryption, 1996.
• [7] Eastalke D, Jones P.: RFC:3174 US secure hash algorithm 1 SHA1, Network Working Group, 2001.
• [8] Jarvinen K., Tommiska M., Skytta J.: Hardware implementation of the MD5 hash algorithm, HICSS’05 Proc. of the 38th Annual Hawaii Inter. Conf. on System Sciences, 2005.
• [9] Maxfield C.: The Design Warrior’s Guide to FPGAs, Academic Press, Inc., Orlando FL, USA, 2004.
• [10] Rivest R. L.: RFC:1321 The MD5 message-digest algorithm, Internet Activities Board, Internet Privacy Task Force, 1992.
• [11] Titarenko L., Bieganowski J.: Optimization of compositional microprogram control unit by modification of microinstruction format, Electronics and Telecommunications Quarterly, Vol. 55, Nr 2, 2009.
• [12] Yang S.: Logic Synthesis and optimization benchmarks user guide, Technical report, Microelectronics Center of North Carolina, 1991.
• [13] Xilinx, Synthesis and Simulation Design Guide, 2008.
• [14] FreeBSD Handbook, Security DES, Blowfish, MD5, and Crypt, http://www.freebsd.org/doc/en/books/handbook/crypt.html