Wykorzystanie własności układu sterującego w układach CPLD

• Autorzy: Barkalov A. , Titarenko L. , Chmielewski S.

Warianty tytułu

EN

Use of control unit properties in CPLD systems

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę syntezy mikroprogramowalnego układu sterującego z użyciem wbudowanych bloków pamięci, która jest ukierunkowana na zmniejszenie rozmiaru układu sterującego poprzez zastosowanie transformacji kodów klas pseudorównoważnych w pamięci. Podejście takie pozwala uzyskać uproszczoną formę funkcji przejścia części adresowej układu, dzięki któremu możliwa jest redukcja zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD bez zmniejszenia wydajności systemu cyfrowego.

EN

A method for decreasing the number of programmable array logic (PAL) macrocells in a logic circuit of the Moore finite-state-machine (FSM) is proposed. Programmable logic devices are nowadays widely used for implementation of control units (CU). The problem of CU optimization is still actual in computer science and its solution enables reduce the cost of the system. This method is based on use of free outputs of embedded memory blocks to represent the code of the class of pseudoequivalent states. The proposed approach allows minimizing the hardware without decreasing the digital system performance. An example of application of the proposed method is given. A control unit of any digital system can be implemented as the Moore FSM. Recent achievements in semiconductor technology have resulted in development of such sophisticated VLSI chips as field-programmable logic arrays (FPGA) and complex programmable logic devices (CPLD). Very often CPLD are used to implement complex controllers. In CPLD, logic functions are implemented using programmable array logic macrocells. One of the issues of the day is decrease in the number of PAL macrocells required for implementation of the FSM logic circuit. A proper state assignment can be used to solve this problem. The peculiarities of Moore FSM are existence of pseudoequivalent states and dependence of microoperations only on FSM internal states. The peculiarity of CPLD is a wide fan-in of PAL macrocell. It allows using different sources for representation of a current state code.

Słowa kluczowe

PL

automat Moore'a; mikroprogramowalny układ sterujący; CPLD

EN

Moore finite-state-machine; programmable logic device; CPLD

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 8
• Strony: 854--857
• Opis fizyczny: Bibliogr. 7 poz., rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Chmielewski S.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Baranov S.: Logic and System Design of Digital Systems. Tallinn: TUT Press, 2008.
• [2] Barkalov A. and Węgrzyn M.: Design of Control Units with Programmable Logic, Zielona Gora: University of Zielona Gora Press, 2006.
• [3] Barkalov A., Titarenko L.: Logic Synthesis for FSM – based Control Units. Berlin: Springer, str. 233, 2009.
• [4] Solovjev V., Klimowicz A.: Logic design of digital Systems with programmable logic devices, Moscow: Hotline – Telecom, str. 376, 2008.
• [5] De Micheli G.: Synthesis and Optimization of Digital Circuits, N. Y.: McGraw Hill, 1994.
• [6] Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL, Gliwice: Silesian Technical University, 2004.
• [7] Yang S.: Logic Synthesis and Optimization Benchmarks User Guide, Microelectronics Center of North Carolina, Research Triangle Park, North Carolina, 1991.