Synthesis of Moore finite state machine with transformation of extended state codes

• Autorzy: Barkalov A. , Titarenko L. , Hebda O.

Warianty tytułu

PL

Synteza skończonego automatu stanu typu Moore'a z transformacją rozszerzonej przestrzeni kodowej

• Języki publikacji: EN

Abstrakty

EN

The method for reduction of the number of programmable array logic macrocells in a microprogrammed Moore finite state machine circuit is proposed. It is based on representation of the state code as a concatenation of a code for the class of pseudoequivalent states and a code of states inside this class. Such an approach allows eliminating the dependence between states and microoperations. The special code converter is used for formation of microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized. An example of the proposed method application is given.

PL

Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp w technologii półprzewodnikowej powoduje pojawienie się coraz bardziej złożonych układów cyfrowych, takich jak złożone programowalne układy cyfrowe, gdzie funkcje logiczne są implementowane przy użyciu programowalnych bloków logicznych (ang. Programmable Array Logic, PAL). Jedną z osobliwości PAL jest ograniczona ilość termów [6, 7]. Dla tego jest potrzebna minimalizacja realizowanych funkcji. Układ automatu Moore'a składa się z bloku funkcji wzbudzenia pamięci (BFWP) i bloku mikrooperacji (BMO) (rys. 1), które są implementowane przy użyciu makrokomórek PAL. Znane metody syntezy automatu Moore'a mogą optymalizować tylko jeden z bloków. W artykule proponowana jest metoda zorientowana na redukcję ilości makrokomórek PAL potrzebnych do implementacji skończonego automatu stanu typu Moore'a. Ta metoda bazuje na przedstawieniu kodu stanu jako konkatenacji kodu klasy stanów pseudo-równoważnych i kodu stanów wewnątrz tej klasy. Takie podejście pozwala usunąć zależność między stanami oraz mikrooperacjami. Dla formowania mikrooperacji został użyty specjalny przetwornik kodów (rys. 2). Zaproponowane podejście pozwala zoptymalizować blok wejściowych funkcji pamięci i blok mikrooperacji . Artykuł przedstawia także przykład zastosowania proponowanej metody.

Słowa kluczowe

EN

Moore FSM; CPLD; pseudoequivalent states; classes; PAL macrocells; hardware reduction

PL

automat Moore'a; CPLD; stany pseudorównoważne; makrokomórka PAL

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 6
• Strony: 652--655
• Opis fizyczny: Bibliogr. 12 poz., rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Hebda O.

• University of Zielona Góra, Licealna str. 9, 65-417 Zielona Góra,

Bibliografia

• [1] DeMicheli G.: Synthesis and Optimization of Digital Circuits. NJ: McGraw-Hill, 1994. 636 pp.
• [2] Baranov S.: Logic and System Design of Digital Systems. Tallinn: TUT Press, 2008. 267 pp.
• [3] Barkalov A., Titarenko L.: Logic Synthesis for FSM-Based Control Units. Springer. Lectures Notes in Electrical Engineering. No. 53. Berlin: Verlag Heidelberg, 2009. 233 pp.
• [4] Altera Corporation webpage. http//www.altera.com
• [5] Xilins Corporation webpage. http//www.xilinx.com
• [6] Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL. – Gliwice: Politechnika Śląska, 2004. 212 str.
• [7] Barkalov A., Titarenko L., Chmielewski S.: Hardware reduction for Moor FSM implemented with CPLD. KEiT PAN, 2009. – 212 pp.
• [8] Barkalov A., Titarenko L., Hebda O.: Matrix implementation of Moore FSM with expansion of coding space. Pomiary Automatyka Kontrola. Vol.56, No. 7, 694–696 pp., 2010.
• [9] Barkalov A., Titarenko L., Hebda O.: Matrix implementation of Moore FSM with expansionof coding space. Pomiary Automatyka Kontrola. Vol. 56, No. 7, 694-696 pp., 2010.
• [10] Yang S.: Logic Synthesis and Optimization Benchmarks user guide. Technical report No. 1991 IWLS-UG Saeyang. – Microelectronics center of North Carolina.
• [11] Maxfield C.: The Design Warrior’s Guide to FPGAs. Amsterdam: Elseveir, 2004. 541 pp.
• [12] Smith M.: Application Specific Integrated Circuits. Boston: Addison-Wesley, 1997.