Xilinx Virtex-4 jako platforma rozwojowa jednostek centralnych PLC

• Autorzy: Chmiel M. , Mocha J. , Hrynkiewicz E.

Warianty tytułu

EN

Xilinx Virtex-4 - based PLC CPUs development platform

• Języki publikacji: PL

Abstrakty

PL

Artykuł prezentuje koncepcję platformy sprzętowo-programowej umożliwiającej testowanie różnych rozwiązań konstrukcyjnych jednostek centralnych sterowników programowalnych. Platforma do testowania jednostek bazuje na układzie FPGA Virtex-4 oraz opracowanym dedykowanym oprogramowaniu narzędziowym, umożliwiającym testowanie oraz badania właściwości opracowywanych jednostek. Przedstawiono wybrane dwuprocesorowe bitowo-bajtowe jednostki spotykane w literaturze, zorientowane na maksymalnie efektywne wykorzystanie obydwu procesorów. Szczególną uwagę zwrócono na szybkość wykonywania programu sterowania oraz funkcjonalność jednostki.

EN

To develop fast central processing units (CPUs) of programmable logic controllers (PLC) one can employ the architecture with two processors: a bit and a byte processor. The bit processor shall be responsible for processing the bit variables, while the byte processor shall be meant to deal with the byte (word) variables [1, 2, 3, 4, 5, 6]. In case of the double-processor architecture it is extremely important to synchronize operation of data exchange between the processors. The literature references report various synchronization methods [9, 10, 11, 12] that are described in Section 3. Sections 4 and 5 outline the combined hardware and software platform intended to enable testing and comparison between various architectures of CPUs. The presented solution employs a programmable FPGA module from the Virtex-4 family [7, 8], that are described in Section 2. The newly developed software enables compilation of application programs dedicated for the presented architecture. To develop programs for the presented solution the authors used the assembler-type programming language very similar to STL language that is normally applicable to STL controllers from Siemens [13, 14]. The software developed for PC computers make it possible to define new instructions for processors both on hardware and software levels (Fig. 1). The presented solution takes advantage of components that are typical for FPGA modules, such as BockRAM memory units (Fig. 2). The presented platforms enable further research and development efforts intended to design fast CPUs for programmable logic controllers.

Słowa kluczowe

PL

programowalny sterownik logiczny PLC; jednostka centralna; przetwarzanie współbieżne; układy programowalne; FPGA

EN

programmable logic controller (PLC); central processing unit; concurrent operation; FPGA-field programmable gate array

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 1
• Strony: 55--57
• Opis fizyczny: Bibliogr. 14 poz., rys.,

Twórcy

autor

Chmiel M.

autor

Mocha J.

autor

Hrynkiewicz E.

• Politechnika Śląska, Instytut Elektroniki, ul. Akademicka 16, 44-100 Gliwice,

Bibliografia

• [1] Getko Z.: Programowalne systemy sterowania binarnego PLC. Elektronizacja, WKiŁ, Warszawa, 1983.
• [2] Michel G.: Programmable Logic Controllers, Architecture and Applications. John Wiley & Sons, West Sussex, England, 1990.
• [3] Aramaki N., Shimokawa Y., Kuno S., Saitoh T., Hashimoto H.: A new Architecture for High-performance Programmable Logic Controller. Proceedings of the IECON’97 23rd International Conference on Industrial Electronics, Control and Instrumentation, IEEE vol. 1, str. 187-190, New York, USA, 1997.
• [4] Chmiel M., Hrynkiewicz E.: Remarks on Parallel Bit-Byte CPU structures of Programmable Logic Controllers. In: Design of Embedded Control Systems, Section V, (Adamski M. A., Karatkevich A., Węgrzyn M.). str. 231-242, Springer Science + Business Media, Inc., 2005.
• [5] Chmiel M., Hrynkiewicz E., Milik A.: Concurrent operation of the processors in Bit-Byte CPU of a PLC. Preprints of the IFAC World Congress, Prague, Czech Republic, July 3-8, 2005.
• [6] Donandt J.: Improving response time of Programmable Logic Controllers by use of a Boolean coprocessor. IEEE Comput. Soc. Press. 4:167-169, Washington, DC, USA, 1989.
• [7] Virtex-4 FPGA User Guide, UG070, version 2.6. www.xilinx.com, Xilinx, 2008, USA.
• [8] ML401/ML402/ML403 Evaluation Platform User Guide, UG080 version 2.5. www.xilinx.com, Xilinx, USA, 2006.
• [9] Koo K., Rho G. S., Kwon W. H., Park J., Chang N.: Architectural Design of an RISC Processor for Programmable Logic Controllers. Journal of Systems Architecture, vol. 44, nr 5, Feb. 1998, str. 311-325. Publisher: Elsevier, Netherlands, 1998.
• [10] Chmiel M., Hrynkiewicz E.: Improving of Concurrent Operation of the Bit-Byte PLC CPU. International Conference on PDS, str.15-20, Brno, Czech Republic, February 14-17, 2006.
• [11] Chmiel M., Hrynkiewicz E.: Fast Operating Bit-Byte PLC. Preprints of the 17th IFAC World Congress (on DVD-ROM), Seoul, Korea, July 6-11, str. 14810-14815, 2008.
• [12] Chmiel M.: On Reducing PLC Response Time. Bulletin of the Polish Academy of Sciences. Technical Sciences, vol. 56, nr 3, str. 229-238, 2008.
• [13] Berger H.: Automatic with STEP7 in STL and SCL – SIMATIC S7 300/400 Programmable Controllers. Siemens AG, Germany, 2001.
• [14] Simatic S7-200 Programmable Controller System Manual ed. 04/2002, Siemens AG, 2002.