Moduł predykcji Intra dla sprzętowego dekodera standardu H.264/AVC

• Autorzy: Roszkowski M. , Pastuszak G.

Warianty tytułu

EN

Intra prediction hardware module for high profile H.264/AVC decoder

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiony został sprzętowy moduł predykcji INTRA dla dekodera standardu H.264/AVC z obsługą profilu High. Zaprojektowany moduł obsługuje wszystkie tryby predykcji INTRA przewidziane w standardzie dla tego profilu, a także wszystkie dostępne podpróbkowania chrominancji. Moduł został zsyntetyzowany dla układów z rodziny Stratix 2 firmy Altera oraz w technologii ASIC TSMC 0,13 žm. Dla tej drugiej technologii osiągnięto maksymalną częstotliwość pracy równą 200 MHz. Weryfikacja wykazała, że zaprojektowany moduł jest w pełni zgodny ze standardem H.264/AVC, za wyjątkiem trybu MBAFF, a także że moduł jest zdolny do przetwarzania sekwencji HDTV w czasie rzeczywistym.

EN

This paper presents an INTRA prediction module for a H.264/AVC HDTV decoder. The module supports H.264/AVC High Profile, without the MBAFF frame processing scheme, but with all chroma formats. The module is synthesized for Altera Stratix 2 device family and TSMC 0,13 žm technology. The maximal operating frequencies are 100 MHz and 200 MHz, respectively. The presented module is capable of the calculation of at least one prediction value per clock cycle. This means that the frequency of 100 MHz is enough to process 1920x1080 sequence with 4:2:0 sub-sampling in real time. Furthermore, the module is able to decode 1920x1080 sequence with 4:4:4 chroma format in real time when operating at 200 MHz. The module is based on widely used architecture of four parallel processing elements, each capable of computing of one prediction value. This architecture has been extended to support INTRA 8x8 modes and various chroma sub-samplings introduced in H.264/AVC High profile. All the within macroblock neighboring samples are kept in registers (Fig.1). In the case of the 8x8 prediction modes, the neighbouring samples filtering process is conducted by a separate filter module with throughput of one sample per clock cycle. The filtering is tightly coupled with the neighbouring reconstructed sample reception. Blocks of all sizes are decomposed into 4x4 blocks, and processed as such (Figs. 3 and 4). In the case of 8x8 blocks, 8x8 prediction modes are mapped as precisely as possible into 4x4 ones, to limit the number of processing element multiplexer inputs, which results in higher operating frequency of the module. The synthesis results are presented in Tabs. 2 and 3.

Słowa kluczowe

PL

dekoder H.264/AVC; predykcja INTRA; FPGA

EN

H.264/AVC decoder; intra prediction; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2011
• Tom: R. 57, nr 1
• Strony: 46--48
• Opis fizyczny: Bibliogr. 4 poz., rys., tab.

Twórcy

autor

Roszkowski M.

autor

Pastuszak G.

• Wydział Elektroniki i Technik Informacyjnych, Politechnika Warszawska, ul. Nowowiejska 15/19, 00-655 Warszawa,

Bibliografia

• [1] Chen J. W., Lin C. C., Guo J. I. and Wang J. S. (2006): Low com-plexity architecture design of H.264 predictive pixel compensator for HDTV application. IEEE International Conference on Acoustics, Speech and Signal Processing, ICASSP 2006, volume 3, 932–935.
• [2] Lai Y. F., Liu T. M., Li Y. and Lee C. Y. (2009): Design of an intra predictor with data reuse for high-profile h.264 applications. IEEE International Symposium on Circuits and Systems, ISCAS 2009, 3018–3021.
• [3] Huang Y. W., Hsieh B. Y., Chen T. C. and Chen L. G.(2005): Analysis, fast algorithm, and VLSI architecture design for H.264/AVC intra frame coder. IEEE Transactions on Circuits and Systems for Video Technology, 15, 378–401.
• [4] Recommendation ITU-T H.264(2007) — Corrigendum 1. Joint Video Team of ITU-T VCEG and ISO/IEC MPEG.