CED for S-boxes of symmetric block ciphers

• Autorzy: Idzikowska E.

Warianty tytułu

PL

Współbieżne wykrywanie błędów w S-blokach symetrycznych szyfratorów blokowych

• Języki publikacji: EN

Abstrakty

EN

Concurrent Error Detection (CED) techniques based on hardware or time redundancy are widely used to enhance system dependability and to detect fault injection attacks, where faults are injected into chip to break the cryptographic key. In this paper we proposed hardware redundancy CED technique to detection errors in S-boxes of the PP-1 block cipher. Simulation results for single and multiple as well transient and permanent faults are presented and compared against another parity based method and to one of time redundancy method.

PL

Techniki współbieżnego wykrywania błędów (CED) są szczególnie szeroko stosowane w celu wykrywania błędów w układach kryptograficznych. Związane jest to nie z większym prawdopodobieństwem wystąpienia uszkodzeń lecz z atakami na układy kryptograficzne, polegającymi na celowym wprowadzaniu błędów (side channel attacks). Już w 1997 roku [1, 3, 4] pokazano, ze wprowadzone błędy ułatwiają złamanie kryptosystemów zarówno symetrycznych jak i asymetrycznych. Współbieżne wykrywanie błędów związane jest z wprowadzeniem do układu redundancji sprzętowej lub czasowej ewentualnie jednej i drugiej. W prezentowanym artykule przedstawiono metodę współbieżnego wykrywania błędów w S-blokach symetrycznych szyfratorów blokowych. W metodzie tej wykorzystana została redundancja sprzętowa. S-bloki to istotne elementy szyfratorów, których zadaniem jest ukrycie zależności między tekstem jawnym a kryptogramem i utrudnienie kryptoanalizy liniowej i różnicowej. Do badań wykorzystany został S-blok zaprojektowany dla szyfratora PP-1. Badania symulacyjne pokazały skuteczność wprowadzonych zabezpieczeń. Badano prawdopodobieństwo wykrycia błędów pojedynczych i wielokrotnych a także błędów trwałych i przemijających. Uzyskane wyniki zostały porównane z wynikami uzyskanymi innymi metodami współbieżnego wykrywania błędów, przedstawionymi w [8] i [9].

Słowa kluczowe

EN

concurrent error detection; S-box; fault detection; parity based CED

PL

współbieżne wykrywanie błędów; S-blok; wykrywanie błędów; bity parzystości; inwolucja

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 10
• Strony: 1179--1182
• Opis fizyczny: Bibliogr. 9 poz., rys., schem., wyk

Twórcy

autor

Idzikowska E.

• Poznań University of Technology, pl. M. Skłodowskiej-Curie 5, 60-965 Poznań,

Bibliografia

• [1] Akkar M., Giraud C.: An Implementation of DES and AES, Secure against some Attacks. Proc. of CHES’01, pp. 315-325, 2001.
• [2] Bar-El H., Choukri H., Naccache D., Tunstall M., Whelan C.: The Sorcerer’s Apprentice Guide to Fault Attacks. Proc. IEEE, vol. 94, pp. 370-382, Feb. 2006.
• [3] Biham E., Shamir A.: Differential fault analysis of secret key cryptosystems. Proc of Crypto, 1997.
• [4] Boneh D., DeMillo R., Lipton R.: On the Importance of Eliminating Errors in Cryptographic Computations, Journal of Cryptology, vol. 14, pp. 101-119, 2001.
• [5] Boneh D., DeMillo R., Lipton R.: On the importance of checking cryptographic protocols for faults, Proceedings of Eurocrypt, Springer-Verlag LNCS 1233, pp. 37-51, 1997.
• [6] Bucholc K., Chmiel K., Grocholewska-Czuryło A., Stokłosa J.: PP-1 block cipher. Polish Journal of Environmental Studies, vol. 16, No 5B, 2007, 315-320.
• [7] Idzikowska E., Bucholc K.: Concurrent Error Detection in S-boxes, International Journal of Computer Science & Applications, Vol. 4, No 1, 2007, pp. 27-32.
• [8] Idzikowska E., Bucholc K.: Error detection schemes for CED in block ciphers. Proc. of the 5th IEEE/IFIP Int. Conference on Embedded and Ubiquitous Computing EUC 2008, Shanghai 2008, pp. 22-27.
• [9] Idzikowska E.: CED for involutional functions of PP-1 cipher, Proceedings of the 5th International Conference on Future Information Technology, Busan 2010.