Mikroprogramowany układ sterujący z współdzieleniem kodów oraz mikroinstrukcjami sterującymi

• Autorzy: Barkalov A. , Titarenko L. , Bieganowski J.

Warianty tytułu

EN

Compositional microprogram control unit with code sharing and control microinstructions

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiona została metoda syntezy umożliwiająca zmniejszenie liczby tablic LUT potrzebnych do realizacji układu mikroprogramowanego z współdzieleniem kodów. Metoda jest przeznaczona dla układów FPGA z osadzonymi blokami pamięci. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca z użyciem osadzonych bloków pamięci. Redukcję liczby tablic LUT osiągnięto dzięki wykorzystaniu klas łańcuchów pseudorównoważnych. W artykule przedstawiono przykład zastosowania proponowanej metody oraz rezultaty eksperymentów.

EN

The paper presents new research results of synthesis of Composi-tional Microprogram Control Unit (CMCU) with Codes Sharing. The method allows reduction of look-up table elements in the combina-tional part of the control unit. The method assumes application of field-programmable gate arrays for implementation of the combinational part, whereas embedded-memory blocks are used for implementation of its control memory. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [16, 18]. The problem of the CU optimisation is still actual in computer science and it solution permits to decrease the cost of the system [17]. The proposed method is oriented on reduction of hardware amount of CMCU addressing circuit by placing codes of classes of pseudoequivalent states in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [4]. The research results show that application of the method to tested control algorithms gives on average 50% decrease in hardware amount when compared to CMCU based structure (Tab. 2). The results were obtained using Xilinx ISE. The models of control units were generated by the authors' software using the control algorithms from [15].

Słowa kluczowe

PL

mikroprogramowany układ sterujący; współdzielenie kodów; łańcuch bloków operacyjnych; tabela LUT; osadzony blok pamięci

EN

compositional microprogram control unit (CMCU); code sharing; operational linear chain; field programmable gate array (FPGA); lookup table; design; embedded memory block

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 7
• Strony: 780--783
• Opis fizyczny: Bibliogr. 23 poz., rys., tab., wzory

Twórcy

autor

Barkalov A.

autor

Titarenko L.

autor

Bieganowski J.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Podgórna 50, 65-246 Zielona Góra,

Bibliografia

• [1] Adamski M., Barkalov A. (2006). Architectural and Sequential Synthesis of Digital Devices, University of Zielona Góra Press.
• [2] Altera Corporation Webpage. http://www. altera.com.
• [3] Baranov S. (2008). Logic and System Design of Digital Systems, TUT Press.
• [4] Barkalov A., Titarenko L. (2008). Logic synthesis for Compositonal Microprogram Control Units, Springer, Berlin.
• [5] Barkalov A., Titarenko L., Wiśniewski R. (2006). Synthesis of compositional microprogram control units with sharing codes and address decoder, Proc. of the Inter. Conf. Mixed Design of Integrated Circuits and Systems - MIXDES 2006, s. 397-400.
• [6] Borowik G., Falkowski B., Łuba T. (2007). Cost-efficient synthesis for sequential circuits implemented using embedded memory blocks of FPGA’s, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, s. 99-104.
• [7] Chattopadhyay S. (2005). Area conscious state assignment with flip-flop and output polarity selection for finite state machines synthesis - a genetic algorithm, The Computer Journal 48 (4): s. 443-450.
• [8] Czerwiński R., Kania D. (2004). State assignment method for high speed FSM, Proc. of Programmable Dev. and Systems, s. 216-221.
• [9] Czerwinski R., Kania D. (2005). State assignment for PAL-based CPLDs, Proc. of 8th Euromicro Sym. on Digital Sys. Design, s. 127-134.
• [10] Deniziak S., Sapiecha K. (1998). An efficient algorithm of perfect state encoding for CPLD based systems, Proc. of IEEE Workshop on Design and Diagnostic of Electronic Circuits and Systems (DDECS’98), s. 47-53.
• [11] Escherman B. (1993). State assignment for hardwired VLSI control units, ACM Computing Surveys 25(4): s. 415-436.
• [12] Gupta B., Narayanan H., Desai M. (1999). A state assignment scheme targeting performance and area, Proc. of 12th Inter. Conf. on VLSI Design, s. 378-383.
• [13] Kam T., Villa T., Brayton R., Sangiovanni-Vincentelli A. (1998). A Synthesis of Finite State Machines: Functional Optimization, Kluwer Academic Publishers, Boston.
• [14] Kania D. (2004). The logic synthesis for the PAL-based complex programmable logic devices, Zeszyty naukowe Politechniki Sląskiej, Gliwice.
• [15] Kołopienczyk M. (2008). Application of address converter for decreasing memory size of compositional microprogram control unit with code sharing, University of Zielona Góra Press, Zielona Góra.
• [16] Maxfield C. (2004). The Design Warrior’s Guide to FPGAs, Academic Press, Inc., Orlando, FL, USA.
• [17] Micheli G. D. (1994). Synthesis and Optimization of Digital Circuits, McGraw-Hill.
• [18] Navabi Z. (2007). Embedded Core Design with FPGAs, McGraw-Hill.
• [19] Scholl C. (2001). Functional Decomosition with Application of FPGA Synthesis, Kluwer Academic Publishers.
• [20] Solovjev V., Klimowicz A. (2008). Logic Design for Digital Systems on the Base of Programmable Logic Integrated Circuits, Hot line - Telecom, Moscow. (in Russian).
• [21] Xia Y., Almani A. (2002). Genetic algorithm based state assignment for power and area optimization, IEEE Proc. on Computers and Digital Techniques, Vol. 149, s. 128-133.
• [22] Xilinx Corporation Webpage. http://www. xilinx.com
• [23] Yang S. (1991). Logic synthesis and optimization benchmarks user guide, Technical report, Microelectronic Center of North Carolina.