Koncepcja implementacji w układzie FPGA dekodowania VLC dla potrzeb sprzętowej dekompresji w standardzie cyfrowego wideo DV

• Autorzy: Cichoń S.

Warianty tytułu

EN

Concept design of FPGA-based VLC decoder implementation for the hardware decoding system compliant with DV standard

• Języki publikacji: PL

Abstrakty

PL

Kodowanie VLC (ang. Variable Length Coding) jest odmianą kodowania entropijnego. W różnych odmianach występuje ono w wielu standardach kompresji wideo. W niniejszej publikacji opisany zostanie algorytm kodowania VLC stosowany w kompresji DV, oraz następujący po nim etap formowania skompresowanego segmentu wizji. Zaproponowana zostanie koncepcja implementacji dekodera VLC w układzie reprogramowalnym, realizująca wszystkie trzy etapy, z uwzględnieniem aspektów wykorzystania w sprzętowym dekoderze.

EN

VLC coding (Variable Length Coding) is one of entropy type coding. With different modifications it is used in many video compression standards of both moving and still images, e.g. JPEG, MPEG-2, DV (IEC 61834). In the paper the VLC coding algorithm used in DV as well as a consecutive compressed video data forming phase together with the macroblock compressed area built in this process are described in details. This phase is performed in three stages, each on different data granularity, which generates some constraints with regard to FPGA implementation. In the paper there are presented experimental results which show that stages 2 and 3 have an influence on the higher overall quality of the decompression. The previous works [3][4] were focused on the first, or on the first and second decoding stage. There is described the concept design of VLC decoder implementation in a reprogrammable chip, realising all three stages in compliance with the IEC-61834 standard when taking into account reusing it in a hardware DV decoder as a processing element in the pipeline architecture.

Słowa kluczowe

PL

kodowanie entropijne; kompresja wewnątrz-ramkowa; architektura potokowa

EN

entropy coding; intraframe coding; pipeline architecture

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 7
• Strony: 755--757
• Opis fizyczny: Bibliogr. 6 poz., rys., tab., wzory

Twórcy

autor

Cichoń S.

• Akademia Górniczo-Hutnicza, Katedra Automatyki, Al. Mickiewicza 30, paw. C-3, p. 107, 30-059 Kraków,

Bibliografia

• [1] DVCAM Format Overview, Sony Corporation, 2000.
• [2] PN-EN 61834-2, Format SD dla systemów 525-60 i 625-50, 1998.
• [3] Gorgoń M., Cichoń S., Pac M.: Real-time Handel-C based implementation of DV decoder, Proceedings 2005 FPL, pp. 130-135, IEEE 05EX1155, IEEE, Piscataway, New York, USA 2000.
• [4] Chi F., Wu C.: Variable Length decoding apparatus and method for the image format of a digital video camera, US Patent No US 7, 199, 733 B2, USA 2007.
• [5] Min K., Chong J.: A memory efficient VLC decoder architecture from MPEG-2 application, IEEE Workshop on Signal Processing Systems SiPS, Lafayette, USA 2000.
• [6] PN-EN 61834-3, Format HD dla systemów 1125-60 i 1250-50, 2002.